パワーモジュールを使用した、 電気自動車**OBC**システムの設計 とシミュレーション

概要

世界的なバッテリ駆動電気自動車の需要の高まりにともな い、オンボードチャージャ(OBC)市場が急速に成長していま す。OBCシステムは、力率補正(PFC)を備えたAC-DCコンバー タに、バッテリへの電力供給を制御するDC-DCコンバータを カスケード接続した構成です。通常、3.3 kWチャージャでは 2相インタリーブ型PFCをLLC方式のDC-DCコンバータと組み 合わせます。オン・セミコンダクターは、優れた電気的性能 と熱的性能を備え、高電力密度で高効率のチャージャを実 現できる一連のパワーモジュールを開発しました。本アプ リケーションノートでは、2種類のパワーモジュール(PFCの FAM65CR51DZ1とHブリッジのFAM65HR51DS1)を使用した OBCの設計と解析の詳細を説明します。詳細な回路シミュレ ーションにより、オンボードチャージャシステムにおけるこ れらのパワーモジュールの性能を明示します。

OBCの概要

Figure 1にFAM65CR51DZ1およびFAM65HR51DS1両モジュー ルに共通のパッケージを示し、Figure 2に代表的なOBCシステ ムのブロック図を示します。PFCブロックは、AC電力網(85~ 265 Vac)からの入力、入力フィルタ、ブリッジ整流器、および ブーストコンバータで構成されています。DC/DCコンバータ ブロックには、2相Hブリッジ、LLCタンク回路、絶縁トラン ス、出力ブリッジ整流器、および出力フィルタが含まれてい ます。

一般的なPFCブロック

PFCブロックは、AC入力電圧と同位相のAC入力電流を引き 込み、力率(PF)を最大化して、電力網の高調波歪を最小限に抑 えます。理想的な場合、高調波歪なく力率が1に維持されま す。PFCステージは、一般的な制御では、OBCシステムに対 しては0.97 > PF > 1.0の力率を保持します。



ON Semiconductor®

www.onsemi.jp

APPLICATION NOTE



(a) Bottom View



(b) Top View (Y-Form)



(c) Top View (L-Form)

Figure 1. FAM65CR51DZ1 Module





PFC回路は、ブーストコンバータ回路のインダク タ電流波形に基づいて、連続導通モード(CCM)また は臨界導通モード(CRM)で動作するように設計でき ます。EV向けOBCなどの大電力アプリケーションに おいては、一般にCCMトポロジーが使用され、電流 リップルを最小限に抑えてシステム効率を最大化し ます。CCM PFCでは、ブーストコンバータのスイッ チ(MOSFET)は、スイッチング周波数を固定しデュ ーティサイクル(オンタイム)を可変にしますが、CRM PFCでは、スイッチング周波数を可変にしオンタイ ムを固定します。CRMのこの特徴により、PFC部分 の設計がより複雑になり、電流リップルが高いため 専用の入力EMIフィルタが必要になります。CRM PFCには、ゼロ電流スイッチングによりスイッチン グ損失を低減できるメリットがありますが、CCM PFCに比べ導通損失が高いため、このメリットは相 殺されます。CCM PFCではスイッチング周波数が固 定のため、力率はCRM PFCより通常0.2~0.3%高く なり、このため、より高いPFC効率が得られます。 Figure 3に、力率が98%の場合の入力電圧と電流の位 相整合の様子(下側の図)と、CCM PFCモードで動作 するブーストコンバータのインダクタ電流の波形例 を示します。一方、Figure 4に、CRM PFCのインダ クタ電流を示します。

Figure 5は2相インタリーブ型ブーストコンバータ の電流を示しており、Figure 6はCCM PFC回路にお けるインタリーブの効果を示しています。2相イン タリーブ型ブーストコンバータでは、2つのインダ クタ電流の位相が180°ずれているため、各インダク タ電流のリップルが加算ノードで部分的に相殺され ます。







Figure 4. Boost Inductor Current in CRM PFC

CCM PFCでは、デューティサイクルが連続的に変 化しており、Figure 7に示すように、デューティサイ クル(D)が0.5のときにリップルが最も低減されます。 下記のEq.1は、2相インタリーブ型ブーストコンバ ータにおける電流リップルの低減比K(D)を表してい ます。



Figure 5. Two-phase Current Interleaving Circuit

$$\begin{split} \mathsf{K}(\mathsf{D}) &= \frac{\Delta \mathsf{I}_{\text{interleaved}}}{\Delta \mathsf{I}_{\text{L}_{\text{boost}}}} = \frac{1-2 \cdot \mathsf{D}}{1-\mathsf{D}}, \ \mathsf{D} < 0.5 \\ &= \frac{2 \cdot \mathsf{D} - 1}{\mathsf{D}}, \ \mathsf{D} \ge 0.5 \end{split} \tag{eq. 1}$$

Where:

 ΔI_{L_boost} : Amplitude of the phase current ripple $\Delta I_{interleaved}$: Amplitude of the phase current ripple

また、インタリーブによりブーストインダクタの 全エネルギー消費も低減できます。単相ブーストコ ンバータにおいて、インダクタに蓄積されるエネル ギーは次式で与えられます。

$$E_{L_{boost}} = \frac{1}{2}Li^2 \qquad (eq. 2)$$

2相インタリーブ型ブーストコンバータでは、イン ダクタの全エネルギーは次式で与えられます。

$$E_{L_interleaved} = 2 \cdot \left[\frac{1}{2} \cdot L\left(\frac{i}{2}\right)^2\right] = \frac{1}{4} Li^2 \qquad (eq. 3)$$

したがって、インタリーブによりインダクタサイ ズを小型化でき、その結果、出力コンデンサの電流 リップルを低減できます。



Figure 6. Current Ripple Reduction in Two-phase Interleaved Boost PFC Circuit



Figure 7. Ripple Reduction in PFC Boost Inductor Current by Interleaving (Ripple is Minimized at D = 0.5)

PFCブロックの設計仕様

Table 1に3.3 kW PFC回路ブロックの設計仕様を、 Figure 8にPFC回路のブロック図を示します。この図 には、PFC回路システムのシミュレーションに使用 するAC電力網、入力整流器ブリッジ、および制御回 路が含まれています。このシミュレーションでは、 突入電流の抑制に必要なプリチャージ回路は考慮し ていません。

Table 1. DESIGN SPECIFICATION OF PFC BLOCK

AC Input Voltage	85 – 265 V _{rms} , 50 – 60 Hz
PFC Output Voltage	$390-400 \text{ V}_{\text{DC}}$
Rated Power	3.3 kW
Inductor Current Ripple	<25% @ Rated Power
Output Voltage Ripple	2% of Output at 120 Hz
Switching Frequency	65 kHz



Figure 8. PFC Circuit Including Controller

PFCブロックにおける主な構成要素

PFCブーストインダクタ ブーストインダクタのインダクタンスは、電流リ ップル量とスイッチング周波数によって次式で決ま ります。

$$L_{boost} = \frac{1}{\% ripple} \cdot \frac{V_{ac_min}^2}{P_{out}} \cdot \left(1 - \frac{\sqrt{2} \cdot V_{ac_min}}{V_{out}}\right) \cdot \frac{1}{f_{sw}} \qquad (eq. 4)$$

設計仕様(Table 1)をEq. 2に代入すると、下式のように計算できます。

$$L_{\text{boost}} = \frac{1}{0.25} \cdot \frac{(85 \text{v}_{\text{rms}})^2}{3300} \text{ W} \cdot \left(1 - \frac{\sqrt{2} \cdot 85 \text{v}_{\text{rms}}}{400 \text{ V}}\right) \cdot \frac{1}{65 \cdot 10^3 \text{ Hz}}$$

= 130.3 µH

シミュレーション回路には、ESRが20 m Ω の150 μ H のインダクタを使用しました。

出力コンデンサ

出力コンデンサの値は、PFCの出力電圧、PFCの定 格出力、およびコンデンサのホールドアップ時間に よって決まります。たとえば、PFCの出力電圧が、 ACラインの1サイクル期間(すなわち、60 Hzの場 合、16.7 msec)に300 V未満に低下すべきではない場 合、ホールドアップ時間はthold = 16.7 msecとなり、 Vout_min = 300 Vとなります。Vout = 400 Vと仮定する と、出力コンデンサの値は次式で決まります[1]。

$$C_{out} \geq \frac{2 \cdot P_{out_max} \cdot t_{hold}}{V_{out}^2 - V_{out_min}^2} = 1.575 \text{ mF}$$

シミュレーションでは、ESLが10 nHの2.0 mFの容 量を使用しました。

入力整流ダイオード

ブリッジ整流器は、次式で表されるAC入力電流の ピーク値に対応できなければなりません。

 $i_{in_ac_max} = \sqrt{2} \cdot \frac{P_{out_max}}{\eta \cdot v_{ac_min} \cdot PF} = \sqrt{2} \cdot \frac{3300W}{0.98 \cdot 85 v_{rms} \cdot 0.98} = 40.4 \text{ A}$

 $\eta = 目標PFC 効率$

シミュレーションでは、所要の電圧余裕を考慮し、 オン・セミコンダクター製の1000 V – 80 A UltraFast ダイオードRURG80100を使用しました。

ブーストコンバータのMOSFETおよびダイオード FAM65CR51DZ1モジュールは、多相インタリーブ 型ブーストコンバータ動作向けに特別に開発された もので、2個のMOSFETチップとそれらに直列接続さ れたダイオードで構成され、Figure 9に示すように2 相インタリーブ型PFC回路を形成しています。



Figure 9. FAM65CR51DZ1 PFC Module Block Diagram

このモジュールには、中心となるブーストコンバ ータ用スイッチとして、オン・セミコンダクターの 第3世代スーパージャンクション(SJ) MOSFETチップ を使用しています。2つの異なるサイズのチップ (51 m Ω チップと80 m Ω チップ)を利用できます。 Table 2にFAM65CR51DZ1モジュール内のMOSFETチップの電気的特性を示します。

PFCブーストコンバータではハードスイッチング が行われるため、MOSFETのパラメータを最適化し てスイッチング損失と熱インピーダンスを低く抑え る必要があります。Table 2からわかるように、第3世 代の650 V SJ MOSFETは、1) Qgが低く高速スイッチ ングが可能、2) Cossが低くスイッチング損失が少な い、3)主な競合部品と比較して熱抵抗が小さい、と いう特徴を備えています。

一般的なDC/DC (LLC)コンバータ

Figure 10に、電気自動車向けOBCのDC/DCコンバ ータブロックを示します。PFCの出力電圧はDC/DC コンバータの入力に供給されます。この入力波形は 純粋なDC信号ではなく、PFCブロックからの120 Hz のACリップルを含んでいます。DC/DCコンバータに より入力波形が変調され、方形波パルス波形が発生 します。通常、DC/DCコンバータは、LLC共振トポ ロジーによるハーフブリッジまたはフルブリッジ回 路を備え、ゼロ電圧スイッチング(ZVS)によりスイ ッチング損失を最小限に抑制します。LLCタンク回 路がDCスイッチングブロックの後段に続きます。こ の共振タンク回路は、共振インダクタ、共振コンデ ンサ、および絶縁トランスの励磁インダクタンスか ら構成されているため、LLCと呼ばれます。DC/DC スイッチングブロック(フルブリッジまたはハーフブ リッジ)からの方形波は、LLCタンク回路によって「 ほぼ正弦波」の信号になり、絶縁トランスに伝達さ れます。このトランスにより、1次側のスイッチン グブロックを2次側の負荷から絶縁し、導電性EMIノ イズの伝搬を防ぎ、負荷側の短絡から保護します。

Symbol	Parameter	Typical Value	Units
V _{DS} (Q1–Q2)	Drain to Source Voltage	650	V
V _{DS} (Q1–Q2)	Gate to Source Voltage	±20	V
I _D (Q1–Q2)	Drain Current Continuous (T_c = 25°C, V_{GS} = 10 V)	33	А
	Drain Current Continuous ($T_c = 100^{\circ}C$, $V_{GS} = 10 \text{ V}$)	23	A
BVDSS (Q1–Q2)	Drain to Source Breakdown Voltage	650	V
Coss	Output Capacitance (VDS = 400V, VGS = 0 V and fsw = 1 MHz)	100	pF
Qg	Total Gate Charge	126	nC
R _{DS(ON)}	ON-Resistance of the MOSFET die	51	mΩ
$R_{\theta_{JC}}$	Junction to Case Thermal Resistance	0.66	°C/W
R_{θ_JS}	Junction to Heatsink Thermal Resistance	1.2	°C/W
TJ	Maximum Junction Temperature	–55 to 150	°C
T _C	Maximum Case Temperature	-40 to 125	°C
T _{STG}	Storage Temperature	-40 to 125	°C

Table 3. BOOST CONVERTER DIODE (ISL9R1560) CHARACTERISTICS

Symbol	Parameter	Typical Value	Units
V _{RRM}	Peak Repetitive Reverse Voltage	600	V
V _{RWM}	Working Peak Reverse Voltage	600	V
V _R	DC Blocking Voltage	600	V
I _{F(AV)}	Average Rectified Forward Current Tc = 25°C	15	А
I _{FSM}	Non-Repetitive Peak Surge Current (Half Wave 1 Phase 60 Hz)	45	А
I _{RR}	Reverse Recovery Current (I _F = 15 A, dI _F /dt = 200 A/ μ sec, VR = 390 V)	5.0	А
TJ	Maximum Junction Temperature	–55 to 175	°C
T _C	Maximum Case Temperature	-40 to 125	°C
T _{STG}	Storage Temperature	-40 to 125	°C
E _{AVL}	Avalanche Energy (1A, 40 mH)	20	mJ
Q _{RR}	Reverse Recovery Charge (IF =15 A, dIF/dt = 800 A/ μ sec, VR = 390 V)	390	nC
T _{RR}	Reverse Recovery Time (I _F =15 A, dI _F /dt = 800 A/ μ sec, V _R = 390 V)	52	nsec
S	Softness Factor t_b/t_a (I _F = 15 A, dI _F /dt = 800 A/µsec, V _R = 390 V)	1.36	-
R_{θ_JC}	Junction to Case Thermal Resistance	1.98	°C/W
R_{θ} _JS	Junction to Heatsink Thermal Resistance	2.97	°C/W

ほとんどの場合、トランスの巻数比Nsec/Npriは1より大きいため、広範囲の出力(バッテリ)電圧で動作します。2次側では、トランスの出力信号はブリッジ整流回路で整流され、最後にHVバッテリに供給されるDC電力になります。



Figure 10. OBC DC/DC Converter Block Diagram

Figure 11に、電流モード制御を備えたフルブリッ ジLLCコンバータ回路を示します。入力電圧はPFC ブロックから供給され、390 V~400 Vです。出力電 圧はHVバッテリによって決まり、通常220 V~450 V です。DC/DCコンバータステージにおいて、最も高 い割合を占める電力損失はMOSFETスイッチで発生 するため、MOSFETのスイッチング損失の低減はコ ンバータの設計上、重要な要素です。チップサイズ が大きくなると、R_{DS(ON)}の値が小さくなるのにとも ない導通損失は減少しますが、同時にスイッチング 損失が増加するため、大面積チップを使用するメリ ットは小さくなります。小面積のチップを使用すれ ばスイッチング損失は減少しますが、導通損失は増 加し、熱インピーダンスの増加により接合温度が高 くなる可能性があります。これらの理由から、LLC トポロジーに大面積MOSFETチップを適用する場合 は、スイッチングのターンオン過渡期間にゼロ電圧 スイッチング(ZVS)を実行するのが合理的です。現 在では、LLCコンバータトポロジーは、ZVSの特徴 を活用する上で実現可能性が最も高い選択肢です。

従来のフルブリッジコンバータでは、対角上の2つ のMOSFETはスイッチングペアを形成し、デューテ ィサイクル50%の同一ゲート駆動信号を共有してい ます。2組のスイッチングペアは、位相が180°ずれて います。別の方法として、位相シフトフルブリッジ トポロジーはLC共振タンク回路を使用しないで導入 でき、ボディダイオードのフリーホイール動作によ り自然なZVSを実現でき、LLCトポロジーより制御 が簡単になります。しかし、OBCアプリケーション では、システム効率が重要であり、ボディダイオー ドのフリーホイール動作による電力損失が過剰であ ると、目標効率を実現する上での障害になります。 したがって、位相シフトフルブリッジトポロジー は、一般にOBCシステムには使用されず、主に効率 が最優先事項ではないHVからLVまでのDC/DCコン バータに使用されます。

制御の観点からは、ピーク電流モード制御または 平均電流モード制御のどちらかの手法により、HVバ ッテリの充電状態に従って充電電流を設定できま す。ここでは、DC/DCコンバータの制御手法の詳細 は説明しません。本アプリケーションノートでは、 平均電流モード制御を備えたLLCフルブリッジコン バータ回路を導入し、フルブリッジモジュール FAM65HR51DS1のスイッチング挙動、電力損失、効 率などの性能を評価します。

LLC共振タンク回路の解析

Figure 12に、単純化したLLC共振コンバータ回路 と2次側信号処理の等価ブロック図を示します。LLC 共振タンク回路は、共振インダクタLr、共振コンデ ンサCr、およびトランスの励磁インダクタンスLmag により構成されています。Figure 12(a)に示すよう に、LLC共振回路の入力電圧は、フルブリッジコン バータブロックのDC入力電圧を絶対値とする正と負 の電圧間で交互に変化する方形波です。入力電圧の 基本周波数成分のみ絶縁トランスの1次側から2次側 へのエネルギー伝達に使用されると仮定すると、複 雑な解析手法を使用しないで基本波近似法(FHA)を 適用してLLC共振回路の解析を実行できます[4]。

Figure 12(b)では、1次側はAC電流源によるモデル で置き換えられています。|i_{ac}(t)|の平均値は、DC出 力電流I_oに等しいため、i_{ac}(t)はEq.5で与えられます。

$$i_{ac}(t) = \frac{\pi I_0}{2} \sin(2\pi f_{sw} t) \qquad (eq. 5)$$

FHAを使用すると、v_{ac}(t)は方形波V_P(t)の基本成分 で近似でき、Eq. 6で与えられます。

$$\begin{aligned} &\mathsf{V}_\mathsf{P}(t) \,=\, \mathsf{V}_0: \text{if } \sin(2\pi f_{\mathsf{sw}} t) \geq 0 \\ &\mathsf{V}_\mathsf{P}(t) \,=\, -\, \mathsf{V}_0: \text{if } \sin(2\pi f_{\mathsf{sw}} t) \,<\, 0 \end{aligned} \tag{eq. 6}$$

したがって、次式が成立します。

$$v_{ac}(t) = V_{P_{f0}}(t) = \frac{4V_0}{\pi} sin(2\pi f_{sw} t)$$

where

 $V_{P_{f_0}}(t) =$ Fundamental frequency conponent of $V_P(t)$

AC等価抵抗r_{ac}は、i_{ac}(t)とv_{ac}(t)を用いて次式で与えられます。

$$r_{ac} = \frac{v_{ac}(t)}{i_{ac}(t)} \cdot \frac{8}{\pi^2} \cdot \frac{V_0}{I_0} = \frac{8}{\pi^2} R_0 \qquad (eq. 8)$$

トランスの巻数比**n** = N_{pri}/N_{sec}を考慮すると、1次 側から見た実際のAC等価負荷抵抗はEq.9で与えら れます。

$$r_{ac} = \frac{8 \cdot n^2}{\pi^2} R_0$$
 (eq. 9)

(eq. 7)

このAC等価抵抗を使用すると、LLCコンバータ全体のAC等価回路はFigure 13に示すようになります。



Figure 11. Full-Bridge LLC Converter Circuit with Current Mode Control



Figure 12. (a) Simplified LLC Circuit and (b) Equivalent Model Replacing Primary Side with AC Current Source







Figure 14. Two Port Network Model of FHA Resonant Circuit

Figure 13の共振タンク回路のQ値Qは、Eq. 10で与 えられます。

$$\label{eq:Q} Q \,=\, \frac{\sqrt{L_r/V_r}}{n^2 \cdot R_0} = \, \frac{r_{ac}}{n^2 \cdot R_0}$$

where

 $\mathsf{R}_0 = \frac{\mathsf{V}_0}{\mathsf{I}_0}$

$$n = \frac{N_{pri}}{N_{sec}}$$
$$r_{ac} = \frac{8}{\pi^2} \cdot \frac{N_{pri}^2}{N_{sec}^2} \cdot R_0$$

共振タンク回路のゲインは、AC等価回路の伝達関数の振幅で、Eq. 11で定義されます。

$$\begin{split} \mathsf{M} &= \frac{\mathsf{V}_{o_ac}(t)}{\mathsf{V}_{in-res_f0}(t)} = \frac{\mathsf{n}\mathsf{V}_{P_f0}(t)}{\mathsf{V}_{in-res_f0}(t)} = \frac{4}{\pi}\mathsf{V}_0 \cdot \frac{\sin(2\pi f_{sw}t)}{\frac{2}{\pi}\mathsf{V}_{in} \cdot \sin(2\pi f_{sw}t)} \\ &= \frac{2\mathsf{n} \cdot \mathsf{V}_0}{\mathsf{V}_{in}} \end{split} \tag{eq. 11}$$

あるいは、LLC共振タンク回路は、Figure 14に示 す2ポート回路網モデルを用いて、その伝達関数H(s) と入力インピーダンスZ_{in}(s)により定義できます。

$$H(s) = \frac{V_{ac}(s)}{V_{in-res_f0}(s)} = \frac{1}{n} \cdot \frac{n^{2} \cdot r_{ac} \parallel s L_{mag}}{Z_{in}(s)}$$

where

٠*،*

$$Z_{in}(s) = \frac{V_{in-res_f0}(s)}{I_{res}(s)} = \frac{1}{sC_r} + sL_r + n^2r_{ac} \parallel sL_{mag}$$

Eq. 12において、n²・r_{ac}の項はトランスの1次側に 反映させた有効負荷抵抗です。

「正規化電圧変換比」つまり「電圧ゲイン」M(f_{sw})の 項は、次式で与えられます。

$$\begin{split} \mathsf{M}(\mathsf{f}_{\mathsf{sw}}) &= \mathsf{n} \cdot \| \mathsf{H}(\mathsf{j}2\pi\mathsf{F}_{\mathsf{sw}}) \| = \mathsf{n} \cdot \frac{\mathsf{v}_{\mathsf{ac}}(\mathsf{t}) \, |\mathsf{rms}}{\mathsf{V}_{\mathsf{in}-\mathsf{res}_\mathsf{f0}}(\mathsf{t}) \, |\mathsf{rms}} = \mathsf{n} \cdot \frac{\frac{2\sqrt{2}}{\pi} \mathsf{V}_{\mathsf{0}}}{\frac{\sqrt{2}}{\pi} \mathsf{V}_{\mathsf{in}}} \\ &= \frac{2\mathsf{n} \cdot \mathsf{V}_{\mathsf{0}}}{\mathsf{V}_{\mathsf{in}}} \end{split}$$
(eq. 13)

Eq. 13から入力対出力のDC/DC電圧変換比は、次 式のようになります。

$$\frac{V_0}{V_{in}} = \frac{1}{2n} M(f_{sw})$$
 (eq. 14)

Eq. 10~14を総合的に使用すると、電圧ゲインは、 Q値Q、インダクタンス比(m = L_r/L_{mag})、および正規 化周波数f₁の関数として、Eq. 15のように記述するこ とができます [2] [4]。

$$M(Q, m, f_1) = \frac{f_1^{2 \cdot}(m - 1)}{\sqrt{(m \cdot f_1^2 - 1) + f_1^{2 \cdot}(f_1^2 - 1)^{2 \cdot}(m - 1)^{2 \cdot}Q^2}} \ (eq. \ 15)$$

Table 4にLLCコンバータの設計パラメータ例を示 します。これらのパラメータを、本件の3.3 kW LLC コンバータの実証用ハードウェアおよび関連するシ ミュレーション作業に適用します。

Table 4. DESIGN PARAMETERS FOR 3.3 kW LLC FULL-BRIDGE CONVERTER

Component	Designation	Value
Converter DC Input Voltage	V _{in_DC}	390-400 V
Converter DC Output Voltage	V _{out_DC}	250–450 V
Switching Frequency	f _{sw}	100–150 kHz
Resonant Frequency	f _{res}	100 kHz
Resonant Inductor	L _r	25 μH
Resonant Capacitor	Cr	100 nF
Magnetizing Inductance	L _{mag}	125 μH
Transformer Turns Ratio	n = N _{pri} / N _{sec}	0.8
Inductance Ratio	$m = L_{mag} / L_r$	5
Normalized Frequency	$f1 = f_{sw} / f_{res}$	1 – 1.55

Table 4に従って設計したLLCコンバータ回路で は、Q値は出力負荷に応じて2.217~0.629の間で変化 します。Figure 15に、出力負荷の変化にともなう LLCコンバータのゲイン変化を示します。出力負荷 が重くなるのに従ってピークゲイン点は共振点に近 づき、ピークゲインは1に近づきます。Figure 16に 3.3 kW負荷時のLLCのゲイン特性を示します。この 図で、電力伝達動作は2つの領域、ZVS領域1とZVS 領域2に分割されます。電力伝達動作の期間中(I_Lr> I_Lmag)には、励磁インダクタは充電中で共振動作に は関与しません。この電力伝達モードでは、共振周 波数fresは次式で定義されます。

$$f_{res_0} = \frac{1}{2\pi \sqrt{L_r \cdot Cr}} \qquad (eq. 16)$$

ZVSは領域1と領域2の両方で実行されます。領域2 ではスイッチング周波数は共振周波数よりも低く、 コンバータゲインは1より高くなります。そのた め、コンバータは昇圧モードで動作します。領域1 では、LLCコンバータコンバータは降圧モードで動 作しています。スイッチング周波数は共振周波数よ り高く、LLCゲインは1より低くなります。







Figure 16. LLC Converter Gain Variation in Accordance with the Load Shift

2つのZVS動作領域について、以下に詳細を説明します。

ZVS領域1

Figure 17に、ZVS領域1で動作しているLLCコンバ ータの一般的な波形を示します。この領域では、ス イッチング周波数f_{sw}は共振周波数f_{res}より高く設定 され、各スイッチング期間の終わりまで電力がトラ ンスの1次側から2次側に伝達されます。励磁インダ クタ電流I_L_{mag}は、共振インダクタ電流I_L_rの一部 で、励磁インダクタL_{mag}を充電するだけです。その ため、L_{mag}は共振動作には関与しません。トランス の1次側の電流I_TXR_Pri = I_L_r・I_L_{mag}は2次側に供 給されます。電力伝達動作の最後に、I_L_rは方向を変 え(di/dtが負になる)、もう一方の位相レグのMOSFET のボディダイオードへ戻り、ZVSがターンオンしま す。 ゲート駆動信号は、Figure 18に示すように、この 期間内のある点で印加されます。注意すべき点は、 共振電流の期間 $T_r = 1/f_{res}$ が完了する前にスイッチン グ期間 $T_s = 1/f_{sw}$ が終了するため、MOSFETはハード スイッチングによりターンオフし、Figure 19に示す ように、2次側の整流ダイオードが激しい転流を受 けることです。LLCタンク回路の設計最適化によ り、MOSFETのターンオフ過渡電流を最小限に抑え られ、ゼロ電流スイッチング(ZCS)に近い条件にす ることができます。



Figure 17. Typical Waveforms in LLC Full-Bridge Converter (f_{sw} = 125 kHz, f_{res} = 100 kHz)





ZVS領域2

Figure 20に、ZVS領域2におけるLLCコンバータの 波形を示します。この領域では、スイッチング周波 数f_{sw}は共振周波数より低く、各スイッチング期間に フリーホイール期間T_{fw}が含まれ、この領域では、 $I_{Lmag} \approx I_{Lr}$ となります。この期間では、共振動作に 励磁インダクタンスの放電が含まれており、MOSFET のチャンネルがまだ開いているため、共振電流がコ ンバータに還流します。フリーホイール動作中、ト ランス1次側の電力は2次側に伝達されず、MOSFET で導通損失が発生します。この期間においては、第 2共振周波数f_{res 1}がEq. 17で定義されます。

$$f_{res_1} = \frac{1}{2\pi \sqrt{(L_r + L_{max}) \cdot Cr}}$$
 (eq. 17)







Figure 20. Secondary Side Rectifier Diode Hard Commutation During the MOSFET Turn-off Transient

LLCコンバータ向けMOSFETモジュール

Figure 21に、オン・セミコンダクターのHブリッ ジモジュールFAM65HR51DS1の回路図とピン配置図 を示します。このモジュールは、フルブリッジLLC DC/DCオンボードチャージャ(OBC)向けに特別に設 計されています。各ハーフブリッジは、直列接続さ れた2個のMOSFETチップ(トーテムポール)で構成さ れます。FAM65HR51DS1モジュール内のMOSFETチ ップは、FAM65CR51DZ1モジュールに使用している ものと同一で、さらに2つの異なるサイズのチップ (51 mΩと82 mΩ)を利用できます。本モジュールに は、ノイズ抑制のためDCリンクに高電圧スナバコン デンサを備えており、AECQ101とAQG324に準拠し ています。LLCコンバータアプリケーションにおい ては、導通損失に比べ、MOSFETのターンオフスイ ッチング損失が支配的です。3.3 kW OBCシステムの シミュレーション結果によると、82 mΩ(小さい方) のチップは、スイッチング損失が小さいため、 51 mΩのチップより若干高い効率を達成していま す。しかし、51mΩチップは熱抵抗が低いため、 優れた熱特性を備えているのは確かです。Tables 5と 6に、FAM65HR51DS1モジュールに適用した51 m Ω MOSFETチップの電気的仕様と電気的特性を示しま す。



Figure 21. FAM65HR51DS1 H-bridge Module (a) Circuit Diagram and (b) Pin-out Definition

FAM65CR51DZ1とFAM65HR51DS1のPSPICEモデルを使用したOBCシミュレーション

説明した3.3 kWのオンボードチャージャについ て、ワーストケース(Pout = 3.52 kW、Vout = 220 V、 Iout = 16 A、Tcase = 110°C)を含むいくつかの動作点で シミュレーションを実施し、PFCモジュールFAM65 CR51DZ1とHブリッジモジュールFAM65HR51DS1の 性能を反映しました。2相インタリーブ型ブースト PFCトポロジーとLLCフルブリッジコンバータトポ ロジーを、このシステムシミュレーションとベンチ テストに適用しました。シミュレーションプラット フォームとしてSIMETRIX v8.1を使用しました。 Ansys Q3DベースのpSpice寄生パッケージモデルと MOSFETチップモデルをFAM65CR51DZ1とFAM65H R51DS1モジュール両方のシミュレーションに使用し ました。

OBCシステムにおける2つのモジュールと主要部品 の電力損失をシミュレーションによって見積もり、 これらの部品の電力損失に基づいてシステム効率を 計算しました。AC入力電源、ブリッジ整流回路、お よびブーストPFC回路を組み合わせてPFCシミュレ ーションブロックを構成しました。LLCフルブリッ ジコンバータ、絶縁トランス、2次側ブリッジ整流 回路、および出力フィルタ回路により、独立したDC /DCコンバータシミュレーションブロックを構成し ました。OBCシステムの効率は、PFCブロックとDC /DCコンバータブロックの効率を掛け合わせて求め ました。シミュレーションでは、接合温度TJは通常 は90°C、ワーストケースでは110°Cと仮定しました。

最後に、FAM65CR51DZ1とFAM65HR51DS1モジュ ールの性能を、ディスクリートMOSFETをモジュール のシミュレーションで使用したものと同一の回路に 適用した場合の性能と比較しました。シミュレーシ ョン結果により、FAM65CR51DZ1とFAM65HR51DS1 モジュールを使用したOBCは、モジュールのスイッ チング損失が低いため、ディスクリートMOSFETデ バイスを用いたOBCよりもシステム効率が高いこと が明らかになりました。

Table 5.	FI FCTRICAL	SPECIFICATION FOR	3 THF 5 1	DIF IN FAM6	5HR51DS1 M	
Tuble 0.	LECONNOAL					

Symbol	Parameter	Conditions	Min	Тур	Мах	Unit
BV _{DSS}	Drain-to-Source Breakdown Voltage	$I_D = 1 \text{ mA}, V_{GS} = 0 \text{ V}$	650	-	-	V
V _{GS(th)}	Gate to Source Threshold Voltage	$V_{GS} = V_{DS}$, $I_D = 3.3 \text{ mA}$	3.0	-	5.0	V
R _{DS(ON)}	Q1 – Q4 MOSFET On Resistance	$V_{GS} = 10V, I_D = 20A$	-	44	51	mΩ
R _{DS(ON)}	Q1 – Q4 MOSFET On Resistance	V_{GS} = 10 V, I _D = 20 A, T _J = 150°C	-	79	-	mΩ
9fs	Forward Transconductance	$V_{DS} = 20 \text{ V}, \text{ I}_{D} = 20 \text{ A}$	-	30	-	s
I _{GSS}	Gate-to-Source Leakage Current	V_{GS} = ±20 V, V_{DS} = 0 V	-100	-	+100	nA
I _{DSS}	Drain-to-Source Leakage Current	$V_{DS} = 650 \text{ V}, V_{GS} = 0 \text{ V}$	_	-	10	μA

Table 6. ELECTRICAL CHARACTERISTICS FOR THE SF3 51m Ω MOSFET DIE IN FAM65HR51DS1 MODULE

Symbol	Parameters	Conditions	Min	Тур.	Max	Unit
C _{iss}	Input Capacitance	$V_{DS} = 400 V$	-	4864	-	pF
C _{oss}	Output Capacitance	$V_{GS} = 0 V$ f = 1 MHz	-	109	-	pF
C _{rss}	Reverse Transfer Capacitance		-	16	-	pF
C _{oss(eff)}	Effective Output Capacitance	$\begin{array}{c} V_{DS} = 0 \text{ to } 520 \text{ V} \\ V_{GS} = 0 \text{ V} \end{array}$	-	652	-	pF
Rg	Gate Resistance	f = 1 MHz	-	2	-	Ω
Q _{g(tot)}	Total Gate Charge	V _{DS} = 380 V	-	123	-	nC
Q _{gs}	Gate to Source Gate Charge	$V_{GS} = 0$ to 10 V	-	37.5	-	nC
Q _{gd}	Gate to Drain "Miller" Charge		-	49	_	nC

注:このページは別に保存しておき、残りのページのフォーマットがこれと同じになるようにしてください。これら2つの表を流用してページの大部分

を作成しない場合、より多くのフォーマット作業が 必要になります。

シミュレーションソフトウェア

3.3 kW OBCシステムの主要部品の電力損失と その結果としてのOBCシステム効率の見積もりに Simetrix v.8.1ソフトウェアを使用しました。Simetrix は、非線形ミックスドシグナル回路シミュレータで す。このソフトウェアは、UCバークレーのCAD/IC グループが開発したSPiceのプログラミング言語とジ ョージア工科大学のCS&IT研究所によるXSPiceをベ ースとしています。

このソフトウェアには次のような特徴がありま す。1) 完全に一体化された階層構造の回路図エディ タ、シミュレータ、およびグラフ表示用ポストプロ セッサ、2) DC過渡解析向けの高速収束、3) BSIM3 およびBSIM4のサポート、4)公差仕様を含むモンテ カルロ解析、5) 簡単なSPiceモデルインポート、6) 電 圧、電流、デバイス電力など、各種測定用プローブ 機能。SimetrixにはSimplisシミュレータが含まれて おり、スイッチング回路シミュレーションにおいて Simetrixよりもはるかに高速なシミュレーションが実 現できます。この実現のため、Simplisでは、システ ム全体をリニア回路トポロジの循環シーケンスとみ なします。Simplisを使用することにより、定常状態 線形解析やAC解析において高速で信頼できる結果が 得られます。しかし、スイッチングMOSFETやダイ オードの非線形な挙動が解析すべき重要な要素であ ることを考えると、Simetrixは、パワーコンバータ回 路の過渡解析に最適のツールです。SimetrixをOBC システムのシミュレーション用の主要ツールとして 使用しますが、Simetrixに代わるシミュレータとして PSpiceが広く使用されているため、Cadence PSpice向 けのモデルインポート手順も「FAM65CR51DZ1とFA M65HR51DS1モジュール用パッケージシミュレーシ ョンモデル」のセクションで説明します。Cadence PSpiceはデバイスレベルのシミュレーションによく 使用され、Simetrixはシステムレベルの回路シミュレ ーションで好まれます。Ansys Q3Dベースの寄生パ ッケージモデルは、選択するシミュレーションプラ ットフォームに合せ、PSpiceまたはSimetrixにインポ ートできます。

FAM65CR51DZ1とFAM65HR51DS1モジュール用パッケ ージシミュレーションモデル

Figure 22に、モジュール内のデバイス(ソース)と外部ピン(シンク)間の物理的接続の3次元画像例を示します。Ansys Q3Dは、3次元空間におけるモジュール構造を解析し、あらゆるシンクとソースノード間の寄生R、L、C成分を抽出します。Table 7に、モジュールに対して計算したQ3Dベースの寄生R、Lの値の例を示します。Q3Dの解析結果に基づいてソースファイル(ネットリスト)が生成されると、回路シミュレーションツールがソースファイルをインポート

し、Figure 23(a)に示すように、パッケージシミュレ ーションモデルを発生します。



Figure 22. An example of Q3D image to extract the parasitic R, L and C components



Figure 23. (a) Q3D-extracted FAM65CR51DZ1 and FAM65HR51DS1 Parasitic Package Model, (b) 3-pin Electrical Spice Simulation Model, and 5-pin Electro-thermal Spice Simulation Model

FAM65CR51DZ1とFAM65HR51DS1モジュールのパ ッケージモデルネットリストは、SPiceのプログラミ ング言語で書かれています。ソースファイルは、さ まざまなシミュレーションソフトウェアツールによ ってコンパイルされ、それぞれ独自の表現によるパ ッケージモデルが生成されます。パッケージシミュ レーションモデルのソースファイルには、「.LIB」ま たは「.TXT」というファイル拡張子がついています。 C а d е c n PSpiceでは、通常、「.LIB」というファイル拡張子が 使われており、Ansys SimplorerとSimetrixでは、両方 のファイル拡張子が使われています。次に、Cadence PSpiceとSimetrixについて、Q3Dパッケージモデルの オリジナルソースファイルからシミュレーションモ デルを生成する方法を順を追って説明します。

Table 7. FAM65HR51DS1 CAA PARASITIC R, L C VALUES EXTRACTED FROM ANSYS Q3D ANALYSIS (VALUES ARE EMBEDDED IN THE Q3D PACKAGE SIMULATION MODEL)

Sink	Source	DC Resistance	AC Inductance @20 KHz	Capacitance, pF
AC1	SRC_Q1S	1.1616	12.922	80.734
	SRC_Q2D	0.62705	14.579	
AC2	SRC_Q3S	1.1912	13.133	80.013
	SRC_Q4D	0.62058	14.921	
BM	SRC_Cap2	0.56135	10.968	67.536
	SRC_Q2S	1.0246	14.257	
	SRC_Q4S	1.0501	15	
BP	SRC_Cap1	0.41802	8.0862	94.311
	SRC_Q1D	0.41016	7.2403	
	SRC_Q3D	0.67266	13.103	
Q1_Gate	SRC_Q1G	3.1784	8.7028	2.3192
Q1_Sense	SRC_Q1SS	3.6118	8.792	2.4423
Q2_Gate	SRC_Q2G	13.651	23.466	4.7489
Q2_Sense	SRC_Q2SS	11.722	19.889	5.4937
Q3_Gate	SRC_Q3G	4.6801	9.4025	2.5984
Q3_Sense	SRC_Q3SS	4.2057	10	2.5047
Q4_Gate	SRC_Q4G	10.811	22.332	6.0436
Q4_Sense	SRC_Q4SS	10.558	18.639	5.3266

Cadence PSpice

- [Cadence 17.x/Product Utilities/PSpice Utilities/ Model Editor]のディレクトリでModel Editor(モ デルエディタ)を開きます。
- 2. Figure 24に示すModel Editor(モデルエディタ) のユーティリティ画面で、[File(ファイル)]→ [Open(開く)]とクリックし、「.LIB」のシミュレ ーションファイルを開きます。
- 3. Model List(モデルリスト)ウィンドウで各サブ 回路のファイル名をクリックします。ファイ ルがメインウィンドウで開きます。
- (File(ファイル)]メニューをクリックします。 →[Export to Part Library(部品ライブラリヘエ クスポート)]をクリックします。部品作成の サブウィンドウがポップアップします。→サ ブウィンドウの[OK]をクリックします。ファ イルのコンパイルを開始し完了します。
- 5. すべてのサブ回路ファイルがコンパイルできるまで、3)と4)の手順を繰り返します。
- Figure 23(a)に示すように、FAM65CR51DZ1と FAM65HR51DS1パッケージ用のPSpiceシミュ レーションモデルがCapture part library(キャプ チャ部品ライブラリ)内に作成されます。
 「.OLB」というファイル拡張子を持つシンボル ファイルが、元の「.LIB」ファイルがあるのと 同じディレクトリに作成されます。
- Figure 25に示すように、PSpiceのメインシミ ュレーションウィンドウにある[Add Library (ライブラリの追加)]という機能を使用して、 Pspice library(PSpiceライブラリ)ウィンドウに 作成された「.OLB」ファイルをインクルードし ます。
- 8. 元の「.LIB」ファイルとともに「.OLB」ファイル が既に使用できる場合には、元の「.LIB」ファ イルは既にコンパイルに成功しています。そ の場合、上記の手順をスキップして、手順7) に直接進んでください。

shirt, can be wretting allow and there.	t desired an exact of the form of these advertised on and other and a second them a because the	a country and a second
File Edit View Model Plat Tools We		cadence" - =
den Lia	* BEOCH ANDOFT HEADER	
Audet Name Type Multiple Date To	* mode 1 1_VBet_Setae_0118_1_VBet_Setae	
tant / huncet	- 000e 2 5 010 0175 1 010	
AND CALL SUBJECT	* hode # \$ 040 br29 043	
Photocol subort	* ande 5 4 023 gr24 1 0282	
PMD7_CA SUBCKT	* mode # 1 020 0+22 020	
	* mode 7 8_Q90_er31_Q10	
	* node 8 9_015_0133_1_0588	
	* mode 9 10_Q40_o134_Q40	
	* mode 10 11 010 0121 1 0000	
	* ande 12 13 HTCL 4137 HTCL	
	+ node 13 14 HTC2 at34 HTC2	
	* node 14 15 0HD 0130 045	
	* mode 15 15_000_0123_058	
	* mode 14 15_000_s:34_Q45	
	* node 17 16_Phase_o:21_QLS	
	* NODE 18 16 FRAME OFFE Q25	
	* ande 20 té Frase si 29 Ceb	
	* node 21 16 Phase 0132 010	
	* node 22 16 Phase 0135 Q6D	
	* node 23 17_VBat_s:13_VBat_Sense	
	* 86de 24 11_VBat_0120_010	
Model List	* mode 25 17_V845_6123_020	
WOUEI LISC	* node 24 17 VBat_0124_000	
Window	* mode 14 B frit and/8 B	
window	* ande 29 4 CID siOLD a	
	* node 20 \$ 040 or040 a	
	* node 51 4 025 ol025 o	
	* node 32 7_020_0:020_0	
	* exde 33 8_Q10_e1Q50_e	
	* 8000 20 B 203 81205 0	
	+ made hd 11 048 anothe a	
	* mode 37 12 010 00010 m	
G	* node 38 13 MTCL e:MTCL e	
a bire a black of some A Barrer	I a to a state and	and some of

Figure 24. Model Editor Window is Divided into Model List sub-window and Main Program Window



Figure 25. pSpice Main Simulation Window and Library Window

SIMETRIX

- 1. Simetrixソフトウェアでは、「.LIB」タイプまた は「.TXT」タイプどちらかのモデルファイルを 使います。
- メインのSimetrixを開き、モデルファイルを Figure 26に示すコマンドシェルウィンドウに ドラッグアンドドロップすると、サブウィン ドウが表示され、シミュレーションモデルを インストールするよう要求します。
- 3. サブウィンドウの[OK]をクリックすると、 Figure 23(a)に示すようにシミュレーションモ デルのシンボルが生成されます。
- 4. [Place(配置)] メニューから[All user Models (全ユーザモデル)]ウィンドウでパッケージシ ミュレーションモデルを見つけることができ ます。([Place(配置)] → [From Model Library (モデルライブラリより)] → [All user Models (全ユーザモデル)])



Figure 26. Main Screen of Simetrix Simulation

Figure 27に、HブリッジモジュールFAM65HR51DS1 の回路図とAnsys Q3Dから抽出した関連のPSpiceパッ ケージシミュレーションモデルを示します。Spiceパ ッケージモデルには、シンクノード(実際のモジュー ルのピン出力)とソースノード(内部の回路部品)間の 寄生R、L、Cがすべて含まれています。パッケージ モデルにはMOSFETチップが含まれていないため、 Figure 30とFigure 31に示すように、個々のMOSFET 用のチップ単独モデルを外部で接続する必要があり ます。したがって、シミュレーションの実行には、 チップ単独モデルはパッケージモデルと連動してい る必要があります。シミュレーションの目的に合せ て2種類のチップ単独モデルを選択できます。電気 的性能の評価には3ピンの電気的モデルを使用し、 電気熱的シミュレーションには5ピンの電気熱的モ デルを使用します。2種類の熱的シミュレーション が可能です。最初のタイプは、Figure 28に示すよう に、ケース温度を固定したときの接合温度を見積る ためのものです。この場合、「T_{case}」ポートは温度の 入力源となり、「TJ」ポートは高抵抗(1 MΩ)の負荷に 接続して出力ポートとして使用し、その電位が接合 温度を表します。

熱的シミュレーションの2番めのタイプは、接合温 度を特定の点に固定し、電力損失や $R_{DS(on)}(T_J)$ など MOSFETの性能を測定するためのものです。この場 合、Figure 29に示すように、定温度源を T_J ポートに 接続し、 T_{case} ポートは T_J ポートに短絡します。



Figure 27. FAM65HR51DS1 H–Bridge (a) Schematic and (b) pSpice Package Model Pin–out







Figure 29. Connection of Electro-thermal Die-only Model to Measure the Performance of (a) MOSFET and (b) DIODE at Fixed TJ Condition

OBCシステムのシミュレーション

Figure 30に、Q3Dから抽出したフルブリッジモジ ュールFAM65HR51DS1のSpiceパッケージモデルを使 用したLLCフルブリッジコンバータ用のシミュレー ション回路を示します。各MOSFETのゲート、ドレ イン、ソースの接続点にはパッケージモデルの12個 の外部ピンを使用し、4個の「チップ単独」MOSFETモ デルを外部で接続して、FAM65HR51DS1モジュール 全体を表現します。寄生R、L、C成分の値は、アプリ ケーション環境に応じ、周波数掃引を使用してQ3Dの 解析から決めることができます。一般に、1~20 MHz の周波数範囲では、ゲートループとパワースイッチ ングループの発振が起きます。このため、寄生イン ダクタンス値と寄生容量値の抽出には1 MHzの励起 信号を使用します。

電気回路シミュレーションでは、解析の設定は、 シミュレーションの収束性、精度、速度がこの設定 によって決まるため、非常に重要です。Simetrixで は、規定すべき3つの重要パラメータ、すなわち、 最大/最小の時間ステップ、積分方法、および収束オ プションがあります。

|--|

System Block	Vin_rms	Tj	Fsw	Vout	lout	Pout	
PFC	220 V	90°C	65 kHz	400 V _{DC}	3.5 A	1.4 kW	
	110 V	90°C			4.5 A	1.8 kW	
	220 V	90°C			6 A	2.4 kW	
	220 V	90°C			8.25 A	3.3 kW	
	220 V	110°C			8.8 A	3.52 kW	
DC/DC Converter	400 VDC	90°C	139 kHz	400 V _{DC}	3.5 A	1.4 kW	
			154 kHz	360 VDC	5 A	1.8 kW	
			144 kHz	360 V _{DC}	6.7 A	2.4 kW	
			141 kHz	400 V _{DC}	8.25 A	3.3 kW	
		110°C	151 kHz	220 VDC	16 A	3.52 kW	
PFC Inductor	L = 150 μH, ESR = 20 mΩ						
Resonant L, C		L_reson	ant = 25 μ H (ESR =	10 m Ω) C_resonant	: = 100 nF		
Transformer	L_Pri = 125 μ H, ESR_Pri = 20 m Ω , ESR_sec = 30 m Ω						

- 最大/最小の時間ステップは、過渡解析の時間 分解能を定義します。マニュアル入力により 直接、または、デフォルト設定を使用して簡 単に、時間分解能を調整できます。デフォル ト設定を使うと適応収束法で進行されるた め、通常の過渡解析ではデフォルト設定を使 うのが便利です。デバイスの特性評価シミュ レーションの場合には、デバイスのデータシ ートなどの参考資料に基づいて時間分解能を 設定する必要があります。
- 2. 過渡解析では、台形積分法とGear積分法を選 択できます。LCコンバータなどの共振回路を シミュレーションする場合、Gear積分では数 値の減衰効果が起こり、共振回路が本来ある べき状態より急速に減衰します。そのため、 パワーコンバータ回路の過渡解析には台形積 分を選択する必要があります。
- 3. メニューバーウィンドウの[Simulator (シミュ レータ)]メニュー下で、[Convergence Options

(収束オプション)]サブメニューをクリックす ると、さまざまな収束オプションを選択でき ます。たとえば、「No convergence in transient analysis(過渡解析では収束しません)」というメ ッセージがポップアップしたときには、まず 反復モードをデフォルトの[Normal Mode(ノー マルモード)]から[Extended Precision(拡張精度)]に変更し、次に[Advanced Iteration(高度反復)] または[Extended/quad precision(拡張/4倍精度)] を選択します。これらのオプションでは、シ ミュレーションの精度を損なわずにシミュレ ーション速度を犠牲にすることにより収束性 が改善されます。また、その他にも[Absolute current tolerance(絶対電流誤差)]や[Circuit modifiers(回路モディファイヤ)]など、収束性 を改善するためのオプションがあります。 [Convergence Options(収束オプション)]メニュ ーのウィンドウには、これらのオプションの 設定に関する説明があります。

OBCシステムのシミュレーション条件

シミュレーションは、PFCブロックとDC/DC (LLC)コンバータブロックに対して独立に実行され ます。このシミュレーションでは、部品の電力損失 は、起動時の過渡期間を含まない定常状態条件で測 定します。まず各機能ブロックの効率を測定し、OBC システム全体の効率は、PFCブロックとDC/DCコン バータブロックの効率を乗算することにより、各電 力レベルで算出します。PFCとDC/DCコンバータブ ロックのシミュレーション回路が複雑なため、両ス テージを一度にシミュレートすると、収束の問題が 起こる可能性があります。Table 8に、PFCとDC/DC コンバータ回路の各5種類の動作点におけるシミュ レーション条件を示します。Figure 30と31に、寄生 パッケージモデルとチップ単独MOSFETモデルを使 用したPFCとDC/DCのシミュレーション用ブロック 図をそれぞれ示します。



Figure 30. PFC Circuit Simulation Block Diagram using FAM65CR51DZ1 PFC Module and 5-pin Electro-thermal Die-only MOSFET Model: TJ was set to 90°C using External Temperature Source



Figure 31. LLC Converter Circuit Simulation Block Diagram using FAM65HR51DS1 H-bridge Module and 3-pin Electrical Die-only MOSFET Model: Tj was set to 90°C in the Simulation Setup Option

システムシミュレーションの結果

Table 9に、OBCシステムのシミュレーション結果 を示します。システム効率は、Eq. 18に基づいて計 算しました。

$$E_{OBC} = E_{PFC} \times E_{DC/DC} = \frac{P_{out_PFC}}{P_{in_PFC}} \times \frac{P_{out_DC/DC}}{P_{in_DC/DC}} \times 100\%$$
(eq. 18)

このシミュレーションでは、FAM65CR51DZ1と FAM65HR51DS1モジュールとディスクリート MOSFETの性能を、個々の電力損失とシステム効率 を比べることにより比較しました。Figure 32から34 に、各動作点におけるPFC、DC/DC、およびOBCシ ステム全体の効率をそれぞれ示します。Figure 34に より、モジュールソリューションを用いたOBCは、 ワーストケース条件以外では95%以上の効率を備え ていることがわかります。Figure 35に示す実際のベ ンチ評価テストの結果と比較すると、シミュレーシ ョンから求めた効率は、±0.2%の範囲の差で、ベン チ評価データに非常に近い値になっています。これ により、シミュレーションデータには整合性と信頼 性があることが確認できます。

Figure 36と37に、PFCとDC/DCにおける電力損失 の内訳を示します。シミュレーション結果から、PFC モジュールFAM65CR51DZ1とHブリッジモジュール FAM65HR51DS1を使用したOBCは、これら2つのモ ジュールのスイッチング損失が低いため、ディスク リートのSJ MOSFETを使用した場合に比べ、明らか に高い効率を備えていることがわかります。スイ ッチング損失がこのように低いのは、モジュールの 寄生インダクタンスと寄生抵抗が低いためです。 Figure 36は、AC入力ブリッジの電力損失がPFCブロ ックの他のどの部品よりも支配的であることを示し ています。Figure 32から、PFCブロックの効率は、 220 Vac入力による主な動作範囲のどこでも97.5%よ り高いことがわかります。そのため、OBCシステム の効率は、主にDC/DCステージの効率で決まりま す。

Figure 37は、フルブリッジコンバータにおける4個 のMOSFETによる電力損失がDC/DCの効率を決める 重要要素であることを示しています。DC/DCステー ジでは、4個のMOSFETの電力損失は、全消費電力の 57%を占めています。また、Figure 36と37から、OBC の効率向上のためには、AC入力ブリッジの電力損失 とDC/DCコンバータのMOSFETのスイッチング損失 の低減に重点を置くべきであることがわかります。 トーテムポールトポロジーなどのブリッジレスPFC の導入は、AC入力整流器の電力損失を最小限に抑え るための最も効果的な方法です。DC/DCコンバータ ブロックにおいては、あらゆる動作点が共振点より 高く、ターンオンによる損失はZVS動作により非常 に低いため、結果的にターンオフ過渡時のMOSFET のスイッチング損失が過半数を占めます。理想的に は、動作点が正確に共振点のときには、ターンオフ 過渡状態に対してはZCSが実現できます。この場

合、MOSFETのターンオン損失は最小に抑えられま す。LLCコンバータの動作点が共振点よりも高いと ころにある場合は、ハードスイッチングによるター ンオフは避けられないため、ターンオフ時のスイッ チング損失を低減するためには、トランスやLLC共 振回路などコンバータブロックの設計最適化が必要 です。

PFC EFFICIENCY



Figure 32. PFC Block Efficiency at each Operating Points: at 1.8 kW Power, Vac_in = 110 vrms (Worst Case) and Vac_in = 220 vrms at all other Points

DC/DC (LLC) CONVERTER EFFICIENCY



Figure 33. DC/DC (LLC) Converter Block Block Efficiency: at 3.52 kW, Vout = 220 V lout = 16 A (Worst Case)

OBC SYSTEM EFFICIENCY



1.8 kW and 3.52 kW

Efficiency vs Po curve @Vo=400Vdc



Figure 35. OBC Efficiency Measured from Bench Test using FAM65CR51DZ1 PFC Module and FAM65HRDS1 H-bridge Module

OBC Power	Switching Device	Efficiency [%]		
		PFC	DC/DC	OBC Total
1.4 kW	FAM65CR51DZ1 and FAM65HR51DS1-51 mΩ Die	98	96.7	94.8
	NTHL040N65 (TO247)	97.8	96.2	94.1
	NTHL082N65 (TO247)	98	96.5	94.6
1.8 kW	FAM65CR51DZ1 and FAM65HR51DS1-51 mΩ Die	96	96.4	92.5
	NTHL040N65 (TO247)	95.3	95.1	90.6
	NTHL082N65 (TO247)	95.6	95.8	91.6
2.4 kW	FAM65CR51DZ1 and FAM65HR51DS1-51 mΩ Die	97.8	97	94.9
	NTHL040N65 (TO247)	97.6	96.3	94
	NTHL082N65 (TO247)	97.9	96.6	94.6
3.3 kW	FAM65CR51DZ1 and FAM65HR51DS1-51 mΩ Die	98	97.3	95.4
	NTHL040N65 (TO247)	97.8	96.6	94.5
	NTHL082N65 (TO247)	97.9	96.6	94.6
3.52 kW (Worst Cace in DC/DC)	FAM65CR51DZ1 and FAM65HR51DS1-51 mΩ Die	98	93.8	91.9
	NTHL040N65 (TO247)	97.8	90.3	88.3
	NTHL082N65 (TO247)	98	91.6	89.8

Table 9. EFFICIENCY SIMULATION RESULTS FOR 3.3 kW OBC SYSTEM



Figure 36. Power Loss Distribution in PFC Function Block

参考文献

- "Power Factor Correction Converter Design with FAN6982", ON Semiconductor Application Note, AN-6982 Rev. 1.0.1, November 26th 2014
- [2] S. De Simone, C. Adragna, C. Spini, "Design guideline for magnetic integration in LLC resonant converters", Power Electronics, Electrical Drives, Automation Motion, 2008. SPEEDAM 2008. International Symposium, May, 11th – 13th, 2008, pp. 950 – 957
- [3] Hangseok Choi, "Half–Bridge LLC Resonant Converter Design Using FSFR–Series Fairchild Power Switch". ON Semiconductor Application Note, AN–4151, Rev. 1.0.2October 10th, 2014





- [4] S. De Simone, C. Adragna, C. Spini, G. Gattavari, "Design-oriented steady-state analysis of LLC resonant converters based on FHA", Power Electronics, Electrical Drives, Automation Motion, 2006
- [5] SPEEDAM 2006. International Symposium, May, 23rd – 26th, 2006 Page(s): 200 – 207

ON Semiconductor及びON SemiconductorのロゴはON Semiconductorという商号を使うSemiconductor Components Industries, LLC 若しくはその子会社の米国及び/または他の 国における商標です。ON Semiconductorは特許、商標、著作権、トレードシークレット(営業秘密)と他の知的所有権に対する権利を保有します。ON Semiconductorの製品,件許 の適用対象リストについては、以下のリンクからご覧いただけます。www.onsemi.com/site/pdf/Patent-Marking.pdf. ON Semiconductorは、いかなる特定の目的での製品の適合性について保証しておらず、また、お客様の製品において回路の応用や使用から生じた責任、 特に、直接的、間接的、偶発的な損害など一切の損害に対して、いかなる責任も負うことはできません。お客様は、ON Semiconductor』とあった、まま、 すべての法令、規制、安全性の要求あるいは標準の遵守を含む、ON Semiconductor』とある様の製品とアプリケーション「常知の加速」ともあり、実際 のの責任を負うものとします。ON Semiconductorで、サントや仕様書に示される可能性のある「標準的」パラメータは、アプリケーションによっては異なることもあり、実際 の性能も時間の経過により変化する可能性があります。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアプリケーションに応じて、お客様の専門技術者 において十分検証されるようお願い致します。ON Semiconductorは、その特許権やその他の権利の下、いかなるライセンスも許諾しません。ON Semiconductor』 特装置や、いかなるFDA(米国食品医薬品局)クラス3の医療機器、FDAが管轄しない地域において同一もしくは類似のものと分類される医療機器、あるいは、人体への移植を対象 とした機器における重要部品などへの使用を意図した設計はされておらず、また、これらを使用対象としておりません。お客様が、このような意図されたものではない、許可含 れていないアプリケーション用にON Semiconductor製品を購入または使用した場合、たとえ、ON Semiconductorがその部品の設計または製造に関して過去があったと主張され たとしても、そのような意図せぬ使用、また未許可の使用に関連した死傷等から、直接、又は間接的に生じるすべてのクレーム、費用、損害も与えないものをします。 ON Semiconductorはないとその役員、従業員、子会社、関連会社、代理店に対して、いかなも損害も与えないものとします。 のN Semiconductorとます。この資料は適用されるあらゆる著作権法の対象となっており、いかなる方法によっても再販することはできません。

PUBLICATION ORDERING INFORMATION

LITERATURE FULFILLMENT:

Literature Distribution Center for ON Semiconductor 19521 E. 32nd Pkwy, Aurora, Colorado 80011 USA Phone: 303-675-2175 or 800-344-3860 Toll Free USA/Canada Fax: 303-675-2176 or 800-344-3867 Toll Free USA/Canada Email: orderlit@onsemi.com N. American Technical Support: 800–282–9855 Toll Free USA/Canada Europe, Middle East and Africa Technical Support:

Phone: 421 33 790 2910

ON Semiconductor Website: www.onsemi.com

Order Literature: http://www.onsemi.com/orderlit

For additional information, please contact your local Sales Representative