

# LC87F7NP6A



ON Semiconductor®

www.onsemi.jp

CMOS LSI

## LCD ドライバ内蔵

## 8-bit Microcontroller

### 256K-byte Flash ROM / 8K-byte RAM / 100-pin

#### 概要

- LCD ドライバ 4 COM×54 SEG
- 赤外線リモコン受信機能×2
- 全二重 UART×2

#### Performance

- 最小バスサイクルタイム  
56ns (CF=18MHz)
- 最小命令サイクルタイム (T<sub>cyc</sub>)  
167ns (CF=18MHz)
- 動作電圧範囲 : 2.7V ~ 3.6V
- 動作温度範囲 : -40°C ~ +85°C

#### Function Descriptions

##### 1) ポート

- I/O ポート 29
- LCD コモンポート 4
- LCD セグメントポート 54 (I/O ポート兼用)
- LCD バイアス電源 3
- 電源 (V<sub>SS1</sub>, V<sub>DD1</sub>) 6

##### 2) タイマ ×8


- タイマ 0 : 16-bit timer/counter with 2 capture registers.
- タイマ 1 : 16-bit timer/counter. (トグル出力、PWM 出力付き)
- タイマ 4 : 8-bit timer with a 6-bit prescaler.
- タイマ 5 : 8-bit timer with a 6-bit prescaler.
- タイマ 6 : 8-bit timer with a 6-bit prescaler. (トグル出力付き)
- タイマ 7 : 8-bit timer with a 6-bit prescaler. (トグル出力付き)
- タイマ 8 : 16-bit timer with a 8-bit prescaler.
- ベースタイマ

##### 3) 全二重 UART ×2


##### 4) 赤外線リモコン受信回路 ×2

#### Application


- AV 機器
- その他 LCD パネル搭載家電



QIP100E(14X20)



TQFP100(14X14)  
[ Under Development ]



ピン配置図 : QIP100E(14x20)  
[ Top view ]

この製品は米国 SST 社 (Silicon Storage Technology, Inc.) のライセンスを受けています。

#### ORDERING INFORMATION

See detailed ordering and shipping information on page 28 of this data sheet.

## 詳細機能

### ■ポート

- ・ノーマル耐圧入出力ポート  
1ビット単位で入出力指定可能 29 (P0n, P1n, P70~P73, P8n, XT2)
- ・ノーマル耐圧入力ポート 1 (XT1)
- ・LCD表示ポート
  - セグメント出力 54 (S00~S53)
  - コモン出力 4 (COM0~COM3)
  - LCD駆動用バイアス電源 3 (V1~V3)
- 兼用機能
  - 入出力ポート 54 (P3n, PAn, PBn, PCn, PDn, PEn, PFn)
  - 入力ポート 7 (PLn)
- ・発振専用ポート 2 (CF1, CF2)
- ・リセット端子 1 (RES#)
- ・電源端子 6 (VSS1~VSS3, VDD1~VDD3)

### ■LCD表示コントローラ

- ①7種類の表示モードを選択可能 (スタティック, 1/2, 1/3, 1/4duty×1/2, 1/3bias)
- ②セグメント出力, コモン出力は汎用入出力ポートに切り換え可能

### ■小信号検出 (マイク信号等)

- ①一定レベル以上の振幅を持つパルスをカウント
- ②2ビットのカウンタ

### ■タイマ

- ・タイマ0 : キャプチャレジスタ2個付きの16ビットのタイマ/カウンタ
  - モード0 : 8ビットプログラマブルプリスケアラ付き8ビットタイマ (8ビットキャプチャレジスタ2個付き) ×2チャンネル
  - モード1 : 8ビットプログラマブルプリスケアラ付き8ビットタイマ (8ビットキャプチャレジスタ2個付き) +8ビットカウンタ (8ビットキャプチャレジスタ2個付き)
  - モード2 : 8ビットプログラマブルプリスケアラ付き16ビットタイマ (16ビットキャプチャレジスタ2個付き)
  - モード3 : 16ビットカウンタ (16ビットキャプチャレジスタ2個付き)
- ・タイマ1 : PWM/トグル出力可能な16ビットのタイマ/カウンタ
  - モード0 : 8ビットプリスケアラ付き8ビットタイマ (トグル出力付き) +8ビットプリスケアラ付き8ビットタイマ/カウンタ (トグル出力付き)
  - モード1 : 8ビットプリスケアラ付き8ビットPWM×2チャンネル
  - モード2 : 8ビットプリスケアラ付き16ビットタイマ/カウンタ (トグル出力付き) (下位8ビットからもトグル出力可能)
  - モード3 : 8ビットプリスケアラ付き16ビットタイマ (トグル出力付き) (下位8ビットはPWMとして使用可能)
- ・タイマ4 : 6ビットプリスケアラ付き8ビットタイマ
- ・タイマ5 : 6ビットプリスケアラ付き8ビットタイマ
- ・タイマ6 : 6ビットプリスケアラ付き8ビットタイマ (トグル出力付き)
- ・タイマ7 : 6ビットプリスケアラ付き8ビットタイマ (トグル出力付き)
- ・タイマ8 : 16ビットタイマ
  - モード0 : 8ビットプリスケアラ付き8ビットタイマ×2チャンネル
  - モード1 : 8ビットプリスケアラ付き16ビットタイマ
- ・ベースタイマ
  - ①クロックは、サブクロック (32.768kHz 水晶発振), システムクロック, タイマ0のプリスケアラ出力から選択できる。

- ②5種類の時間での割り込み発生が可能
  - ・日分秒カウンタ
- ③ベースタイマと連結して 65000 日+分+秒カウンタとして使用可能

## ■高速クロックカウンタ

- ①最高 20MHz のクロックをカウントできる (メインクロック 10MHz 使用時)
- ②リアルタイム出力

## ■シリアルインタフェース

- ・SI00 : 8 ビット同期式シリアルインタフェース
  - ①LSB 先頭/MSB 先頭切り替え可能
  - ②8 ビットボーレートジェネレータ内蔵 (最大転送クロック周期  $4/3t_{CYC}$ )
  - ③連続自動データ通信 (1~256 ビットまでビット単位で切り替え可能)  
(バイト単位で転送途中停止・再開が可能)
- ・SI01 : 8 ビット非同期/同期式シリアルインタフェース
  - モード0 : 同期式 8 ビットシリアル IO (2 線式または 3 線式, 転送クロック 2~512 $t_{CYC}$ )
  - モード1 : 非同期シリアル IO (半二重, データ 8 ビット, ストップビット 1, ボーレート 8~2048 $t_{CYC}$ )
  - モード2 : バスモード 1 (スタートビット, データ 8 ビット, 転送クロック 2~512 $t_{CYC}$ )
  - モード3 : バスモード 2 (スタート検出, データ 8 ビット, ストップ検出)

## ■UART 1

- ・全二重
- ・7/8/9 ビット切替
- ・ストップビット 1 ビット (連続送信時は 2 ビット)
- ・ビットボーレートジェネレータ内蔵

## ■UART2

- ・全二重
- ・7/8/9 ビット切替
- ・ストップビット 1 ビット (連続送信時は 2 ビット)
- ・ビットボーレートジェネレータ内蔵

## ■ADC : 12 ビット×15 チャンネル

## ■PWM : 周期可変 12 ビット PWM×2 チャンネル

## ■赤外線リモコン受信回路 1

- ①ノイズ除去機能  
(ノイズ除去フィルタの時定数: 基準クロックに 32.768kHz の水晶発振を選択した場合、約 120 $\mu$ s)
- ②ガイドパルスが半クロック/クロック/なしの受信フォーマットに対応
- ③無信号期間 (搬送波なし) の検出で受信終了を判定  
(同じ受信フォーマットでビット長が異なるタイプも対応可能)
- ④X'tal HOLD モード解除機能

## ■赤外線リモコン受信回路 2

- ①ノイズ除去機能  
(ノイズ除去フィルタの時定数 : 基準クロックに 32.768kHz の水晶発振を選択した場合、約 120 $\mu$ s)
- ②ガイドパルスが半クロック/クロック/なしの受信フォーマットに対応
- ③無信号期間 (搬送波なし) の検出で受信終了を判定  
(同じ受信フォーマットでビット長が異なるタイプも対応可能)
- ④X'tal HOLD モード解除機能

## ■ウォッチドッグタイマ

- ①RC 外付けによるウォッチドッグタイマ
- ②割り込み, リセットの選択可能

## ■クロック出力機能

- ①システムクロックとして選択された源発振クロックの 1/1, 1/2, 1/4, 1/8, 1/16, 1/32, 1/64 を出力可能
- ②サブクロックの源発振クロックを出力可能

## ■割り込み要因フラグ

### ・31 要因 10 ベクタ

- ①割り込みは低レベル (L), 高レベル (H), 最高レベル (X) の 3 レベルの多重割り込み制御。割り込み処理中に、同一レベルまたは下位のレベルの割り込み要求が入っても、受け付けません。
- ②2 つ以上のベクタアドレスへの割り込み要求が同時に発生した場合、レベルの高いものが優先される。また、同一レベルでは、飛び先ベクタアドレスの小さい方の割り込みが優先される。

No.	ベクタ	選択レベル	割り込み要因
1	00003H	X または L	INT0
2	0000BH	X または L	INT1
3	00013H	H または L	INT2/T0L/INT4/リモコン受信 1
4	0001BH	H または L	INT3/ベースタイマ/INT5/リモコン受信 2
5	00023H	H または L	T0H/INT6
6	0002BH	H または L	T1L/T1H/INT7
7	00033H	H または L	SI00/UART1 受信/UART2 受信/T8L/T8H
8	0003BH	H または L	SI01/UART1 送信/UART2 送信
9	00043H	H または L	ADC/MIC/T6/T7/PWM4/PWM5
10	0004BH	H または L	ポート 0/T4/T5

- ・優先レベル X>H>L
- ・同一レベルではベクタアドレスの小さいものの優先

### ・IFLG (割り込み要因フラグ一覧機能)

割り込み処理が発生しベクタアドレスへ分岐後、そのベクタアドレス内における割り込み要因となったフラグを一覧できる。

## ■サブルーチンスタックレベル : 最大 4096/2048 レベル (スタックは RAM の中に設定)

## ■高速乗除算命令内蔵

- ・16 ビット×8 ビット (実行時間 5tCYC)
- ・24 ビット×16 ビット (実行時間 12tCYC)
- ・16 ビット÷8 ビット (実行時間 8tCYC)
- ・24 ビット÷16 ビット (実行時間 12tCYC)

## ■発振回路

- ・RC 発振回路 (内蔵) : システムクロック用
- ・CF 発振回路 : システムクロック用, Rf 内蔵, Rd 外付け
- ・水晶発振回路 : 低速システムクロック用, Rf 内蔵, Rd 外付け
- ・周波数可変 RC 発振回路 (内蔵) : システムクロック用
  - ② ンター周波数設定から±4% (typ.) STEP で調整可能
  - ③XT1 端子からの入力信号をリファレンスとして源発振周波数を測定可能

## ■システムクロック分周機能

- ・低消費電流動作可能
- ・最小命令サイクルタイムで 300ns, 600ns, 1.2μs, 2.4μs, 4.8μs, 9.6μs, 19.2μs, 38.4μs, 76.8μs の選択可能  
(メインクロック 10MHz 使用時)

## ■スタンバイ機能

・HALT モード：命令実行停止，周辺回路動作継続（シリアル転送の一部機能は停止する）

- ①発振の停止は自動的には行わない。
- ②システムリセットまたは割り込みの発生により解除。

・HOLD モード：命令実行停止，周辺回路動作停止

- ①CF 発振，RC 発振，水晶発振，周波数可変 RC 発振のいずれも自動的に停止する。
- ②HOLD モードを解除するには、次の3つの方法がある。
  - 1) リセット端子に「L」レベルを入力する。
  - 2) INT0，INT1，INT2，INT4，INT5 の少なくとも1つの端子に指定されたレベルを入力する。
  - 3) ポート0で割り込み要因が成立する。

・X'tal HOLD モード：命令実行停止，ベースタイマと赤外線リモコン受信回路以外の周辺回路動作停止

- ①CF 発振，RC 発振，周波数可変 RC 発振は、自動的に停止する。
- ②水晶発振は、突入時の状態を維持する。
- ③X'tal HOLD モードを解除するには、次の5つの方法がある。
  - 1) リセット端子に「L」レベルを入力する。
  - 2) INT0，INT1，INT2，INT4，INT5 の少なくとも1つの端子に指定されたレベルを入力する。
  - 3) ポート0で割り込み要因が成立する。
  - 4) ベースタイマ回路で割り込み要因が成立する。
  - 5) 赤外線リモコン受信回路で割り込み要因が成立する。

## ■オンチップデバッグ機能

・ターゲット基板に実装状態でソフトデバッグ可能

## ■出荷形態

- ・QIP100E(14×20) 『鉛フリー仕様品/ハロゲンフリー仕様品』
- ・TQFP100(14×14) 『鉛フリー仕様品/ハロゲンフリー仕様品』 (開発中)

## LC87F7NP6A

### ■開発ツール

オンチップデバッガ : TCB87 TypeB +LC87F7NxxAまたは、TCB87 TypeC(3線用ケーブル)+LC87F7NxxA

### ■フラッシュ ROM 書き込み基盤

パッケージ	書き込み基盤
QIP100E	W87FQ100B
TQFP100	W87FSQ100B

### ■フラッシュ ROM ライタ

メーカー	モデル	対応バージョン	デバイス	
フラッシュ サポート グループ (FSG)	シングル	AF9709C	(注 2)	LC87F7NP6A LC87F7NJ2A LC87F7NC8A
	ギャング	AF9723/AF9723B (本体) (安藤電気製含む)	(注 2)	LC87F7NP6A LC87F7NJ2A LC87F7NC8A
		AF9833 (ユニット) (安藤電気製含む)	(注 2)	
フラッシュ サポート グループ (FSG) + 当社 (注 1)	オンボード シングル/ ギャング	AF9101/AF9103 (本体) (FSG 製)	(注 2)	LC87F7NP6A LC87F7NJ2A LC87F7NC8A
当社	シングル/ ギャング	SKK Type B/Type C (SanyoFWS)	Application Version 1.08 以降 Chip Data Version 2.44 以降	LC87F7NP6A LC87F7NJ2A LC87F7NC8A
	オンボード シングル/ ギャング	SKK-DBG Type B/Type C (SanyoFWS)		

AFシリーズについてのお問い合わせ先

東亜エレクトロニクス株式会社  
フラッシュサポートグループカンパニー  
(旧フラッシュサポートグループ株式会社)  
TEL 053-459-1050  
E-mail [sales@j-fsg.co.jp](mailto:sales@j-fsg.co.jp)

(注 1) FSG 製オンボードプログラマ【AF9101/AF9103】と弊社から提供するシリアルインターフェースドライバ【SIB87】をペアで使用することにより、PC-less のスタンドアローン・オンボード書き込みが可能。


(注 2) 書き込み使用条件により専用の書き込み装置とプログラムが必要になりますので、弊社または FSG へお問い合わせください。

# LC87F7NP6A


## 外形図

unit : mm


**PQFP100 14x20 / QIP100E**  
CASE 122BV  
ISSUE A



### SOLDERING FOOTPRINT\*



### GENERIC MARKING DIAGRAM\*



XXXXX = Specific Device Code  
 Y = Year  
 M = Month  
 DDD = Additional Traceability Data

NOTE: The measurements are not to guarantee but for reference only.

\*For additional information on our Pb-Free strategy and soldering details, please download the ON Semiconductor Soldering and Mounting Techniques Reference Manual, SOLDERRM/D.

\*This information is generic. Please refer to device data sheet for actual part marking. Pb-Free indicator, "G" or microdot "▪", may or may not be present.

# LC87F7NP6A

## 外形図


unit : mm

\*外形 TQFP100E(14×14) タイプは開発中。

### TQFP100 14x14 / TQFP100

CASE 932AY

ISSUE A



SOLDERING FOOTPRINT\*

GENERIC MARKING DIAGRAM\*

XXXXX = Specific Device Code  
 Y = Year  
 M = Month  
 DDD = Additional Traceability Data

\*This information is generic. Please refer to device data sheet for actual part marking. Pb-Free indicator, "G" or microdot "•", may or may not be present.

NOTE: The measurements are not to guarantee but for reference only.


\*For additional information on our Pb-Free strategy and soldering details, please download the ON Semiconductor Soldering and Mounting Techniques Reference Manual, SOLDERRM/D.



# LC87F7NP6A


## ピン配置図

Q1P100E (14X20) 『鉛フリー仕様品/ハロゲンフリー仕様品』




# LC87F7NP6A

TQFP100 (14X14) 『鉛フリー仕様品/ハロゲンフリー仕様品』 (開発中)



システムブロック図



# LC87F7NP6A

## 端子機能表

端子名	入出力	機能説明	オプション																														
VSS1 VSS2 VSS3	-	電源の-端子	なし																														
VDD1 VDD2 VDD3	-	電源の+端子	なし																														
PORT0 P00~P07	入出力	<ul style="list-style-type: none"> <li>・ 8ビットの入出力ポート</li> <li>・ 1ビット単位の入出力指定可能</li> <li>・ 1ビット単位のパルアップ抵抗 ON/OFF 可能</li> <li>・ HOLD 解除入力</li> <li>・ ポート 0 割り込み入力</li> <li>・ 兼用機能</li> <li>P03 : INT6 入力</li> <li>P04 : INT7 入力</li> <li>P05 : クロック出力 (システムクロック/サブクロック選択可能)</li> <li>P06 : タイマ 6 トグル出力</li> <li>P07 : タイマ 7 トグル出力</li> <li>オンチップデバッグ用端子 : DBGPO~DBGP 2 (P00~P02)</li> </ul>	あり																														
PORT1 P10~P17	入出力	<ul style="list-style-type: none"> <li>・ 8ビットの入出力ポート</li> <li>・ 1ビット単位の入出力指定可能</li> <li>・ 1ビット単位のパルアップ抵抗 ON/OFF 可能</li> <li>・ 兼用機能</li> <li>P10 : SI00 データ出力</li> <li>P11 : SI00 データ入力/バス入出力</li> <li>P12 : SI00 クロック入出力</li> <li>P13 : SI01 データ出力</li> <li>P14 : SI01 データ入力/バス入出力</li> <li>P15 : SI01 クロック入出力</li> <li>P16 : タイマ 1PWML 出力</li> <li>P17 : タイマ 1PWML 出力/ブザー出力</li> </ul>	あり																														
PORT3 P30~P35	入出力	<ul style="list-style-type: none"> <li>・ 6ビットの入出力ポート</li> <li>・ LCD 表示用セグメント出力</li> <li>・ 1ビット単位の入出力指定可能</li> <li>・ 1ビット単位のパルアップ抵抗 ON/OFF 可能</li> <li>・ 兼用機能</li> <li>P30~P33 : INT4 入力/HOLD 解除入力 / タイマ 1 イベント入力 / タイマ 0L キャプチャ入力 / タイマ 0H キャプチャ入力</li> <li>P34~P35 : INT5 入力 / HOLD 解除入力 / タイマ 1 イベント入力 / タイマ 0L キャプチャ入力 / タイマ 0H キャプチャ入力</li> <li>P30 : PWM4 出力 / INT6 入力/タイマ 0L キャプチャ 1 入力</li> <li>P31 : PWM5 出力</li> <li>P32 : UART1 送信</li> <li>P33 : UART1 受信</li> <li>P34 : UART2 送信 / INT7 入力 / タイマ 0H キャプチャ 1 入力</li> <li>P35 : UART2 受信</li> <li>・ インタラプト受付入力</li> </ul> <table border="1" style="margin-left: auto; margin-right: auto; border-collapse: collapse; text-align: center;"> <thead> <tr> <th></th> <th>立ち上がり</th> <th>立ち下がり</th> <th>立ち上がり &amp; 立ち下がり</th> <th>H レベル</th> <th>L レベル</th> </tr> </thead> <tbody> <tr> <td>INT4</td> <td>○</td> <td>○</td> <td>○</td> <td>×</td> <td>×</td> </tr> <tr> <td>INT5</td> <td>○</td> <td>○</td> <td>○</td> <td>×</td> <td>×</td> </tr> <tr> <td>INT6</td> <td>○</td> <td>○</td> <td>○</td> <td>×</td> <td>×</td> </tr> <tr> <td>INT7</td> <td>○</td> <td>○</td> <td>○</td> <td>×</td> <td>×</td> </tr> </tbody> </table>		立ち上がり	立ち下がり	立ち上がり & 立ち下がり	H レベル	L レベル	INT4	○	○	○	×	×	INT5	○	○	○	×	×	INT6	○	○	○	×	×	INT7	○	○	○	×	×	あり
	立ち上がり	立ち下がり	立ち上がり & 立ち下がり	H レベル	L レベル																												
INT4	○	○	○	×	×																												
INT5	○	○	○	×	×																												
INT6	○	○	○	×	×																												
INT7	○	○	○	×	×																												

# LC87F7NP6A

端子名	入出力	機能説明	オプション																														
PORT7 P70~P73	入出力	<ul style="list-style-type: none"> <li>・ 4 ビットの入出力ポート</li> <li>・ 1 ビット単位の入出力指定可能</li> <li>・ 1 ビット単位のパルアップ抵抗 ON/OFF 可能</li> <li>・ 兼用機能</li> </ul> P70 : INT0 入力 / HOLD 解除入力 / タイマ 0L キャプチャ入力 / ウォッチドッグタイマ用出力 P71 : INT1 入力 / HOLD 解除入力 / タイマ 0H キャプチャ入力 P72 : INT2 入力 / HOLD 解除入力 / タイマ 0 イベント入力 / タイマ 0L キャプチャ入力 / 高速クロックカウンタ入力 P73 : INT3 入力(ノイズフィルタ付入力) / タイマ 0 イベント入力 / タイマ 0H キャプチャ入力 / 赤外線リモコン受信入力 AD 変換入力ポート : AN8 (P70), AN9 (P71) <ul style="list-style-type: none"> <li>・ インタラプト受付形式</li> </ul> <table border="1" style="margin-left: 20px;"> <thead> <tr> <th></th> <th>立ち上がり</th> <th>立ち下がり</th> <th>立ち上がり &amp; 立ち下がり</th> <th>Hレベル</th> <th>Lレベル</th> </tr> </thead> <tbody> <tr> <td>INT0</td> <td>○</td> <td>○</td> <td>×</td> <td>○</td> <td>○</td> </tr> <tr> <td>INT1</td> <td>○</td> <td>○</td> <td>×</td> <td>○</td> <td>○</td> </tr> <tr> <td>INT2</td> <td>○</td> <td>○</td> <td>○</td> <td>×</td> <td>×</td> </tr> <tr> <td>INT3</td> <td>○</td> <td>○</td> <td>○</td> <td>×</td> <td>×</td> </tr> </tbody> </table>		立ち上がり	立ち下がり	立ち上がり & 立ち下がり	Hレベル	Lレベル	INT0	○	○	×	○	○	INT1	○	○	×	○	○	INT2	○	○	○	×	×	INT3	○	○	○	×	×	なし
	立ち上がり	立ち下がり	立ち上がり & 立ち下がり	Hレベル	Lレベル																												
INT0	○	○	×	○	○																												
INT1	○	○	×	○	○																												
INT2	○	○	○	×	×																												
INT3	○	○	○	×	×																												
PORT8 P80~P87	入出力	<ul style="list-style-type: none"> <li>・ 8 ビットの入出力ポート</li> <li>・ 1 ビット単位の入出力指定可能</li> <li>・ 兼用機能</li> </ul> AD 変換入力ポート : AN0~AN7 小信号検出入力ポート : MICIN (P87)	なし																														
S0/PA0~ S7/PA7	入出力	<ul style="list-style-type: none"> <li>・ LCD 表示用セグメント出力</li> <li>・ 汎用入出力ポート (PA) として使用可能</li> </ul>	なし																														
S8/PB0~ S15/PB7	入出力	<ul style="list-style-type: none"> <li>・ LCD 表示用セグメント出力</li> <li>・ 汎用入出力ポート (PB) として使用可能</li> </ul>	なし																														
S16/PC0~ S23/PC7	入出力	<ul style="list-style-type: none"> <li>・ LCD 表示用セグメント出力</li> <li>・ 汎用入出力ポート (PC) として使用可能</li> </ul>	なし																														
S24/PD0~ S31/PD7	入出力	<ul style="list-style-type: none"> <li>・ LCD 表示用セグメント出力</li> <li>・ 汎用入出力ポート (PD) として使用可能</li> </ul>	なし																														
S32/PE0~ S39/PE7	入出力	<ul style="list-style-type: none"> <li>・ LCD 表示用セグメント出力</li> <li>・ 汎用入出力ポート (PE) として使用可能</li> </ul>	なし																														
S40/PF0~ S47/PF7	入出力	<ul style="list-style-type: none"> <li>・ LCD 表示用セグメント出力</li> <li>・ 汎用入出力ポート (PF) として使用可能</li> </ul> PF6 : INT6 入力 PF7 : INT7 入力	なし																														
COM0/PL0~ COM3/PL3	入出力	<ul style="list-style-type: none"> <li>・ LCD 表示用コモン出力</li> <li>・ 汎用入力ポート (PL) として使用可能</li> </ul>	なし																														
V1/PL4~ V3/PL6	入出力	<ul style="list-style-type: none"> <li>・ LCD 駆動用バイアス電源</li> <li>・ 汎用入力ポート (PL) として使用可能</li> <li>・ 兼用機能</li> </ul> AD 変換入力ポート : AN12~AN14 (V1~V3) オンチップデバッグ用端子 : DBGPO~DBGP 2 (V1~V3)	なし																														
RES	入力	リセット端子	なし																														
XT1	入力	<ul style="list-style-type: none"> <li>・ 32.768kHz 水晶発振子用入力端子</li> <li>・ 兼用機能</li> </ul> 汎用入力ポート 使用しない場合は VDD1 に接続してください。 AD 変換入力ポート : AN10	なし																														
XT2	入出力	<ul style="list-style-type: none"> <li>・ 32.768kHz 水晶発振子用出力端子</li> <li>・ 兼用機能</li> </ul> 汎用入出力ポート 使用しない場合は、発振仕様にしてオープンにしてください。 AD 変換入力ポート : AN11	なし																														
CF1	入力	セラミック発振子用入力端子	なし																														
CF2	出力	セラミック発振子用出力端子	なし																														

# LC87F7NP6A

## ポート出力形態

ポートの出力形態とプルアップ抵抗の有無を以下に示す。

尚、入出力ポートでのデータの読み込みは、ポートが出力モード時でも可能である。


ポート名	オプション切替単位	オプション種類	出力形式	プルアップ抵抗
P00~P07	1ビット単位	1	CMOS	プログラマブル
		2	Nch-オーブンドレイン	プログラマブル
P10~P17	1ビット単位	1	CMOS	プログラマブル
		2	Nch-オーブンドレイン	プログラマブル
P30~P35	1ビット単位	1	CMOS	プログラマブル
		2	Nch-オーブンドレイン	プログラマブル
P70	—	なし	Nch-オーブンドレイン	プログラマブル
P71~P73	—	なし	CMOS	プログラマブル
P80~P87	—	なし	Nch-オーブンドレイン	なし
S0/PA0~S47/PF7	—	なし	CMOS	プログラマブル
COM0/PL0~COM3/PL3	—	なし	入力専用	なし
V1/PL4~V3/PL6	—	なし	入力専用	なし
XT1	—	なし	入力専用	なし
XT2	—	なし	32.768kHz 水晶発振子用出力 (汎用出力ポート選択時は Nch-オーブンドレイン)	なし

## ユーザーオプション一覧表

オプション名	オプション種類	マスク版 *1	フラッシュ版	オプション切替単位	指定する内容
PORT 出力形式	P00~P07	○	○	1ビット単位	CMOS
					Nch-オーブンドレイン
	P10~P17	○	○	1ビット単位	CMOS
					Nch-オーブンドレイン
	P30~P35	○	○	1ビット単位	CMOS
					Nch-オーブンドレイン
Program start address	—	× *2	○	—	00000H
					1FF00H

\*1 : マスクオプションとしての選択になるのでマスク完成後の変更は出来ない。

\*2 : マスク版の Program start address は 00000H になる。



\*1 VDD1 端子に入るノイズを小さくするために、次のように接続すること。  
VSS1 端子と VSS2 端子と VSS3 端子は必ず電氣的にショートすること。

\*2 内部メモリの保持電源は VDD1 であるが、VDD2, VDD3 をバックアップしない場合、HOLD バックアップ時のポートの 'H' レベル出力は不定となり、入力バッファに貫通電流が流れてバックアップ時間が短くなる。  
HOLD バックアップ時はポートの状態が 'L' レベルになるように設定すること。

# LC87F7NP6A

## 1. 絶対最大定格 / Ta=25°C, VSS1=VSS2=VSS3=0V

項目	記号	適用端子・備考	条件	規格				unit
				VDD[V]	min	typ	max	
最大電源電圧	VDD MAX	VDD1, VDD2, VDD3	VDD1=VDD2=VDD3		-0.3	~	+4.6	V
LCD用電源電圧	VLCD	V1/PL4, V2/PL5, V3/PL6	VDD1=VDD2=VDD3		-0.3	~	VDD	
入力電圧	VI (1)	・ポートL ・XT1, CF1, RES#			-0.3	~	VDD+0.3	
	VI (2)	・VDD2, VDD3			VSS		VDD+0.1	
入出力電圧	VIO(1)	・ポート0, 1, 3, 7, 8 ・ポートA, B, C, D, E, F ・XT2			-0.3	~	VDD+0.3	
高レベル出力電流	ピーク出力電流	IOPH(1)	ポート0, 1, 32~35	・CMOS出力選択 ・適用1端子当り		-10		mA
		IOPH(2)	ポート30, 31	・CMOS出力選択 ・適用1端子当り		-20		
		IOPH(3)	ポート71~73	適用1端子当り		-5		
		IOPH(4)	ポートA, B, C, D, E, F	適用1端子当り		-5		
	平均出力電流 (注1-1)	IOMH(1)	ポート0, 1, 32~35	・CMOS出力選択 ・適用1端子当り		-7.5		
		IOMH(2)	ポート30, 31	・CMOS出力選択 ・適用1端子当り		-15		
		IOMH(3)	ポート71~73	適用1端子当り		-3		
		IOMH(4)	ポートA, B, C, D, E, F	適用1端子当り		-3		
	合計出力電流	ΣIOAH(1)	ポート0, 1, 32~35	適用全端子合計		-25		
		ΣIOAH(2)	ポート30, 31	適用全端子合計		-25		
		ΣIOAH(3)	ポート0, 1, 3	適用全端子合計		-45		
		ΣIOAH(4)	ポート71~73	適用全端子合計		-5		
		ΣIOAH(5)	ポートA, B, C	適用全端子合計		-25		
		ΣIOAH(6)	ポートD, E, F	適用全端子合計		-25		
ΣIOAH(7)		ポートA, B, C, D, E, F	適用全端子合計		-45			
低レベル出力電流	ピーク出力電流	IOPL(1)	ポート0, 1, 32~35	適用1端子当り			20	
		IOPL(2)	ポート30, 31	適用1端子当り			30	
		IOPL(3)	・ポート7, 8 ・XT2	適用1端子当り			10	
		IOPL(4)	ポートA, B, C, D, E, F	適用1端子当り			10	
	平均出力電流 (注1-1)	IOML(1)	ポート0, 1, 32~35	適用1端子当り			15	
		IOML(2)	ポート30, 31	適用1端子当り			20	
		IOML(3)	・ポート7, 8 ・XT2	適用1端子当り			7.5	
		IOML(4)	ポートA, B, C, D, E, F	適用1端子当り			7.5	
	合計出力電流	ΣIOAL(1)	ポート0, 1, 32~35	適用全端子合計			45	
		ΣIOAL(2)	ポート30, 31	適用全端子合計			45	
		ΣIOAL(3)	ポート0, 1, 3	適用全端子合計			80	
		ΣIOAL(4)	・ポート7, 8 ・XT2	適用全端子合計			20	
		ΣIOAL(5)	ポートA, B, C	適用全端子合計			45	
		ΣIOAL(6)	ポートD, E, F	適用全端子合計			45	
ΣIOAL(7)		ポートA, B, C, D, E, F	適用全端子合計			80		
許容消費電力	Pdmax	QIP100E	Ta=-40~+85°C				215	mW
		TQFP100	Ta=-40~+85°C				開発中	
動作周囲温度	Topr				-40	~	+85	°C
保存周囲温度	Tstg				-55	~	+125	

(注1-1) 平均出力電流は100mS期間の平均値を示す。

最大定格を超えるストレスは、デバイスにダメージを与える危険性があります。これらの定格値を超えた場合は、デバイスの機能性を損ない、ダメージが生じたり、信頼性に影響を及ぼす危険性があります。

# LC87F7NP6A

## 2. 許容動作条件 / Ta=-40~+85°C, VSS1=VSS2=VSS3=0V

項目	記号	適用端子・備考	条件	規格				unit
				VDD[V]	min	typ	max	
動作電源電圧(注2-1)	VDD(1)	VDD1=VDD2=VDD3	0.167μs ≤ tCYC ≤ 200μs		2.7		3.6	V
			0.356μs ≤ tCYC ≤ 200μs		2.5		3.6	
メモリ保持電源電圧	VHD	VDD1	HOLDモード時 RAM,レジスタ保持		2.0		3.6	
高レベル入力電圧	VIH(1)	・ポート0, 3, 8 ・ポートA, B, C, D, E, F ・ポートL	出力デisable	2.5~3.6	0.3VDD +0.7		VDD	
	VIH(2)	・ポート1 ・ポート71~73 ・ポート70の ポート入力/割込側	・出力デisable ・INT1VTSL=0の時 (P71のみ)	2.5~3.6	0.3VDD +0.7		VDD	
	VIH(3)	ポート71の割込側	・出力デisable ・INT1VTSL=1の時	2.5~3.6	0.85VDD		VDD	
	VIH(4)	ポート87の 小信号入力側	出力デisable	2.5~3.6	0.75VDD		VDD	
	VIH(5)	ポート70の ウォッチドッグタイマ側	出力デisable	2.5~3.6	0.9VDD		VDD	
	VIH(6)	XT1, XT2, CF1, RES#		2.5~3.6	0.75VDD		VDD	
低レベル入力電圧	VIL(1)	・ポート0, 3, 8 ・ポートA, B, C, D, E, F ・ポートL	出力デisable	2.5~3.6	VSS		0.2VDD	
	VIL(2)	・ポート1 ・ポート71~73 ・ポート70の ポート入力/割込側	・出力デisable ・INT1VTSL=0の時 (P71のみ)	2.5~3.6	VSS		0.2VDD	
	VIL(3)	ポート71の割込側	・出力デisable ・INT1VTSL=1の時	2.5~3.6	VSS		0.45VDD	
	VIL(4)	ポート87の 小信号入力側	出力デisable	2.5~3.6	VSS		0.25VDD	
	VIL(5)	ポート70の ウォッチドッグタイマ側	出力デisable	2.5~3.6	VSS		0.8VDD -1.0	
	VIL(6)	XT1, XT2, CF1, RES#		2.5~3.6	VSS		0.25VDD	
命令サイクルタイム(注2-2)	tCYC			2.7~3.6	0.167		200	μs
				2.5~3.6	0.356		200	
外部システムクロック周波数	FEXCF(1)	CF1	・CF2端子オープン ・システムクロック分周1/1 ・外部システムクロックの DUTY50±5%	2.5~3.6	0.1		18	MHz
			・CF2端子オープン ・システムクロック分周1/2	2.5~3.6	0.2		36	
発振周波数範囲(注2-3)	FmCF(1)	CF1, CF2	・18MHzセラミック発振時 ・図1参照	2.7~3.6		18		MHz
	FmCF(2)	CF1, CF2	・8MHzセラミック発振時 ・図1参照	2.5~3.6		8		
	FmRC		内蔵RC発振	2.5~3.6	0.3	1.0	2.0	
	FmVMRC(1)		・周波数可変RC源発振 ・VMRAJ2~0=4, VMFAJ2~0=0, VMSL4M=0の時	2.5~3.6		10		
	FmVMRC(2)		・周波数可変RC源発振 ・VMRAJ2~0=4, VMFAJ2~0=0, VMSL4M=1の時	2.5~3.6		4		
	FsX'tal	XT1, XT2	・32.768kHz水晶発振時 ・図2参照	2.5~3.6		32.768		
周波数可変RC発振使用可能範囲	OpVMRC(1)		VMSL4M=0の時	2.5~3.6	8	10	12	MHz
	OpVMRC(2)		VMSL4M=1の時	2.5~3.6	3.5	4	4.5	
周波数可変RC発振調整幅	VmADJ(1)		VMRAJnの1STEP(大レンジ)	2.5~3.6	8	24	64	%
	VmADJ(2)		VMFAJnの1STEP(小レンジ)	2.5~3.6	1	4	8	

(注2-1) フラッシュROMへのオンボード書き込みは、VDD ≥ 3.0[V] とすること。

(注2-2) tCYCと発振周波数の関係式は、1/1分周時：3/FmCF、1/2分周時：6/FmCF。

(注2-3) 発振定数は表1, 2を参照すること。

推奨動作範囲を超えるストレスでは推奨動作機能を得られません。推奨動作範囲を超えるストレスの印加は、デバイスの信頼性に影響を与える危険性があります。



# LC87F7NP6A

## 3. 電気的特性 / Ta=-40~+85°C, VSS1=VSS2=VSS3=0V

項目	記号	適用端子・備考	条件	規格				
				VDD[V]	min	typ	max	unit
高レベル 入力電流	IIH(1)	・ポート 0, 1, 3, 7, 8 ・ポート A, B, C, D, E, F ・ポート L	・出力デレイセーブル ・プリアップ 抵抗あり ・VIN=VDD (出力 Tr. のワリーク電流を含む)	2.5~3.6			1	μA
	IIH(2)	RES#	VIN=VDD	2.5~3.6			1	
	IIH(3)	XT1, XT2	・入力ポート仕様時 ・VIN=VDD	2.5~3.6			1	
	IIH(4)	CF1	VIN=VDD	2.5~3.6			15	
	IIH(5)	ポート 87 の 小信号入力側	VIN=VBIS+0.5V (VBIS はハイバース電圧)	2.5~3.6	1.5	5.5	10	
低レベル 入力電流	IIL(1)	・ポート 0, 1, 3, 7, 8 ・ポート A, B, C, D, E, F ・ポート L	・出力デレイセーブル ・プリアップ 抵抗あり ・VIN=VSS (出力 Tr. のワリーク電流を含む)	2.5~3.6	-1			
	IIL(2)	RES#	VIN=VSS	2.5~3.6	-1			
	IIL(3)	XT1, XT2	・入力ポート仕様時 ・VIN=VSS	2.5~3.6	-1			
	IIL(4)	CF1	VIN=VSS	2.5~3.6	-15			
	IIL(5)	ポート 87 の 小信号入力側	VIN=VBIS-0.5V (VBIS はハイバース電圧)	2.5~3.6	-10	-5.5	-1.5	
高レベル 出力電圧	VOH(1)	CMOS 出力の ポート 0, 1, 32~35	IOH=-0.4mA	2.5~3.6	VDD-0.4			V
	VOH(2)	CMOS 出力の ポート 30, 31	IOH=-1.6mA	2.5~3.6	VDD-0.4			
	VOH(3)	ポート 71~73	IOH=-0.4mA	2.5~3.6	VDD-0.4			
	VOH(4)	ポート A, B, C, D, E, F	IOH=-0.4mA	2.5~3.6	VDD-0.4			
低レベル 出力電圧	VOL(1)	・ポート 0, 1, 32~35 ・ポート 30, 31 (PWM4, 5 機能 使用時)	IOL=1.6mA	2.5~3.6			0.4	
	VOL(2)	ポート 30, 31 (ポート機能使用時)	IOL=5mA	2.5~3.6			0.4	
	VOL(3)	・ポート 7, 8 ・XT2	IOL=1.6mA	2.5~3.6			0.4	
	VOL(4)	ポート A, B, C, D, E, F	IOH=1.6mA	2.5~3.6			0.4	
LCD 出力電圧 偏差	VODLS	S0~S53	・IO=0mA ・VLCD, 2/3VLCD, 1/3VLCD レベル出力 ・図 8 参照	2.5~3.6	0		±0.2	
	VODLC	COM0~COM3	・IO=0mA ・VLCD, 2/3VLCD, 1/2VLCD, 1/3VLCD レベル出力 ・図 8 参照	2.5~3.6	0		±0.2	
LCD バイアス 電圧	RLCD (1)	ハイバース抵抗 1 段 当たりの抵抗値	図 8 参照	2.5~3.6		60		kΩ
	RLCD (2)	・ハイバース抵抗 1 段 当たりの抵抗値 ・分割抵抗 1/2 モード	図 8 参照	2.5~3.6		30		
プリアップ MOS Tr. 抵抗	Rpu(1)	・ポート 0, 1, 3, 7 ・ポート A, B, C, D, E, F	VOH=0.9VDD	2.5~3.6	18	50	50	
ヒステリシス 電圧	VHYS (1)	・ポート 1, 7 ・RES#		2.5~3.6		0.1VDD		V
	VHYS (2)	ポート 87 の 小信号入力側		2.5~3.6		0.1VDD		
端子容量	CP	全端子	・被測定端子以外は VIN=VSS ・f=1MHz ・Ta=25°C	2.5~3.6		10		pF
入力感度	Vsen	ポート 87 の 小信号入力側		2.5~3.6	0.12VDD			Vpp

製品パラメータは、特別な記述が無い限り、記載されたテスト条件に対する電気的特性で示しています。異なる条件下で製品動作を行った時には、電気的特性で示している特性を得られない場合があります。

# LC87F7NP6A

4. シリアル入出力特性 /  $T_a = -40 \sim +85^\circ\text{C}$ ,  $V_{SS1} = V_{SS2} = V_{SS3} = 0\text{V}$ ,  $0.190\mu\text{s} \leq t_{CYC} \leq 200\mu\text{s}$

4-1. SI00 シリアル入出力特性 (注 4-1-1) /  $V_{DD} = 2.5\text{V} \sim 3.6\text{V}$ ,  $0.190\mu\text{s} \leq t_{CYC} \leq 200\mu\text{s}$

項目	記号	適用端子 ・備考	条件	$V_{DD}[\text{V}]$	規格					
					min	typ	max	unit		
シリアルクロック	入力クロック	周期	tSCK (1)	SCK0 (P12)	図 6 参照	2.5~3.6	2			tCYC
		低レベルパルス幅	tSCKL (1)				1			
		高レベルパルス幅	tSCKH (1)				1			
			tSCKHA (1)					4		
	出力クロック	周期	tSCK (2)	SCK0 (P12)	CMOS 出力選択時 ・図 6 参照	2.5~3.6	4/3			tSCK
		低レベルパルス幅	tSCKL (2)				1/2			
		高レベルパルス幅	tSCKH (2)				1/2			
		tSCKHA (2)		連続データ送受信モード ・CMOS 出力選択時 ・図 6 参照		tSCKH (2) +2tCYC		tSCKH (2) +(10/3) tCYC	tCYC	
シリアル入力	データセットアップ時間	tsDI (1)	SB0 (P11), SI0 (P11)	SIOCLK の立ち上がり に対して規定する ・図 6 参照	2.5~3.6	0.03			$\mu\text{s}$	
	データホールド時間	thDI (1)				0.03				
シリアル出力	入力クロック	出力遅延時間	tD0 (1)	S00 (P10), SB0 (P11)	2.5~3.6			(1/3)tCYC +0.05		
			tD0 (2)					同期式 8 ビットモード ・ (注 4-1-3)		1tCYC +0.05
	出力クロック	tD0 (3)	(注 4-1-3)					(1/3)tCYC +0.05		

(注4-1-1) 本規格値は理論値である。使用の状態に合わせて必ずマージンを確保すること。

(注4-1-2) 連続データ送受信モードでシリアルクロック入力を使用する場合において、連続データ送受信開始時に、シリアルクロックが”H”の状態をSIORUNをセットしてから最初のシリアルクロックの立ち上がりまでの時間をtSCKHAより長くすること。

(注4-1-3) SIOCLKの立ち上がりに対して規定する。オープンドレイン出力時は出力変化開始までの時間として規定する。  
図6参照。

# LC87F7NP6A

## 4-2. SI01 シリアル入出力特性 (注 4-2-1)

項目	記号	適用端子・備考	条件	規格						
				V <sub>DD</sub> [V]	min	typ	max	unit		
シリアルクロック	入力クロック	周期	tSCK (3)	SCK1 (P15)	図 6 参照	2.5~3.6	2			tCYC
		低レベルパルス幅	tSCKL (3)				1			
		高レベルパルス幅	tSCKH (3)				1			
	出力クロック	周期	tSCK (4)	SCK1 (P15)	・CMOS 出力選択時 ・図 6 参照	2.5~3.6	2			tSCK
		低レベルパルス幅	tSCKL (4)				1/2			
		高レベルパルス幅	tSCKH (4)				1/2			
シリアル入力	データセットアップ時間	tsDI (2)	SB1 (P14), SI1 (P14)	・SIOCLK の立ち上がり に対して規定する ・図 6 参照	2.5~3.6	0.03			μs	
	データホールド時間	thDI (2)				0.03				
シリアル出力	出力遅延時間	tdDO (4)	S01 (P13), SB1 (P14)	・SIOCLK の立ち下がり に対して規定する ・オプトレイブ出力時は 出力変化開始までの 時間として規定する ・図 6 参照	2.5~3.6			(1/3)tCYC +0.05		

(注4-2-1) 本規格値は理論値である。使用の状態に合わせて必ずマージンを確保すること。

## 5. パルス入力条件 / Ta=-40~+85°C, V<sub>SS1</sub>=V<sub>SS2</sub>=V<sub>SS3</sub>=0V

項目	記号	適用端子・備考	条件	規格				
				V <sub>DD</sub> [V]	min	typ	max	unit
高・低レベルパルス幅	tPIH (1) tPIL (1)	INT0 (P70), INT1 (P71), INT2 (P72), INT4 (P30~P33), INT5 (P34~P35), INT6 (P30), INT7 (P34)	・割り込み要因フラグをセットできる。 ・タイマ0, 1 へのイベント入力ができる。	2.5~3.6	1			tCYC
	tPIH (2) tPIL (2)	ノイズ除去フィルタの時定数が 1/1 の場合の INT3 (P73)	・割り込み要因フラグをセットできる。 ・タイマ0 へのイベント入力ができる。	2.5~3.6	2			
	tPIH (3) tPIL (3)	ノイズ除去フィルタの時定数が 1/32 の場合の INT3 (P73)	・割り込み要因フラグをセットできる。 ・タイマ0 へのイベント入力ができる。	2.5~3.6	64			
	tPIH (4) tPIL (4)	ノイズ除去フィルタの時定数が 1/128 の場合の INT3 (P73)	・割り込み要因フラグをセットできる。 ・タイマ0 へのイベント入力ができる。	2.5~3.6	256			
	tPIH (5) tPIL (5)	MICIN (P87)	小信号検出カウンタをカウントできる。	2.5~3.6	1			
	tPIH (6) tPIL (6)	RMIN (P73)	赤外線リモコン受信回路で信号として認識される。	2.5~3.6	4			RMCK (注 5-1)
	tPIL (7)	RES#	リセットできる。	2.5~3.6	200			μs

(注 5-1) リモコン受信回路の基準クロック (40tCYC/50tCYC/サブクロックの源発振周波数) の周期を指す。

# LC87F7NP6A

## 6. AD 変換特性 / $V_{SS1}=V_{SS2}=V_{SS3}=0V$

< 12 ビット AD 変換モード /  $T_a=-30\sim+70^{\circ}C$  >

項目	記号	適用端子 ・備考	条件	規格				
				$V_{DD}[V]$	min	typ	max	unit
分解能	N	ANO (P80) ~ AN7 (P87), AN8 (P70), AN9 (P71), AN10 (XT1) AN11 (XT2)		2.5~3.6		12		bit
絶対精度	ET		(注 6-1)	2.5~3.6			±16	LSB
変換時間	TCAD		変換時間算出方法参照 (注 6-2)	3.0~3.6	64		115	μs
				2.7~3.6	128		230	
				2.5~3.6	256		460	
アナログ入力 電圧範囲	VAIN		2.5~3.6	$V_{SS}$		$V_{DD}$	V	
アナログポート 入力電流	IAINH	VAIN= $V_{DD}$	2.5~3.6			1	μA	
	IAINL	VAIN= $V_{SS}$	2.5~3.6	-1				

< 8 ビット AD 変換モード /  $T_a=-30\sim+70^{\circ}C$  >

項目	記号	適用端子 ・備考	条件	規格				
				$V_{DD}[V]$	min	typ	max	unit
分解能	N	ANO (P80) ~ AN7 (P87), AN8 (P70), AN9 (P71), AN10 (XT1) AN11 (XT2)		2.5~3.6		8		bit
絶対精度	ET		(注 6-1)	2.5~3.6			±1.5	LSB
変換時間	tCAD		変換時間算出方法参照 (注 6-2)	3.0~3.6	39		71	μs
				2.7~3.6	79		140	
				2.5~3.6	157		280	
アナログ入力 電圧範囲	VAIN		2.5~3.6	$V_{SS}$		$V_{DD}$	V	
アナログポート 入力電流	IAINH	VAIN= $V_{DD}$	2.5~3.6			1	μA	
	IAINL	VAIN= $V_{SS}$	2.5~3.6	1				

< 変換時間算出方法 >

12 ビット AD 変換モード :  $TCAD$  (変換時間) =  $((52 / (\text{分周比}) + 2) \times (1/3) \times t_{CYC})$

8 ビット AD 変換モード :  $TCAD$  (変換時間) =  $((32 / (\text{分周比}) + 2) \times (1/3) \times t_{CYC})$

(注 6-1) 絶対精度は量子化誤差(±1/2LSB)を除く。また、絶対精度は AD 変換時、アナログ入力チャンネルに隣接する端子の入出力変化がない状態。

(注 6-2) 変換時間は変換をスタートさせる命令が出てからアナログ入力値に対する完全なデジタル変換値がレジスタに設定されるまでの時間を指す。

変換時間は下記のとおり、2 倍となる。

- ・システムリセット後、12 ビット AD 変換モードで最初の AD 変換を行った時。
- ・AD 変換モードを 8 ビット変換モードから 12 ビット変換モードに切り換え、最初の AD 変換を行った時。

# LC87F7NP6A

## 7. 消費電流特性 / Ta=-40~+85°C, VSS1=VSS2=VSS3=0V

項目	記号	適用端子 ・備考	条件	規格				
				V <sub>DD</sub> [V]	min	typ	max	unit
通常動作時 消費電流 (注 7-1)	IDDOP (1)	V <sub>DD1</sub> =V <sub>DD2</sub> =V <sub>DD3</sub>	・FmCF=18MHz セラミック発振時 ・FmX'tal=32.768kHz 水晶発振時 ・システムクロックは 12MHz 側 ・内蔵 RC 発振は停止 ・周波数可変 RC 発振は停止 ・1/1 分周時	2.7~3.6		6.1	15.6	mA
	IDDOP (2)		・FmCF=8MHz セラミック発振時 ・FmX'tal=32.768kHz 水晶発振時 ・システムクロックは 12MHz 側 ・内蔵 RC 発振は停止 ・周波数可変 RC 発振は停止 ・1/1 分周時	2.5~3.6		3.9	8.8	
	IDDOP (3)		・FmCF=0Hz (発振停止) ・FmX'tal=32.768kHz 水晶発振時 ・システムクロックは内蔵 RC 発振 ・周波数可変 RC 発振は停止 ・1/2 分周時	2.5~3.6		0.4	1.7	
	IDDOP (4)		・FmCF=0Hz (発振停止) ・FmX'tal=32.768kHz 水晶発振時 ・内蔵 RC 発振は停止 ・システムクロックは周波数可変 RC 発振 で 10MHz 設定 ・1/1 分周時	2.5~3.6		4.3	12.0	
	IDDOP (5)		・FmCF=0Hz (発振停止) ・FmX'tal=32.768kHz 水晶発振時 ・内蔵 RC 発振は停止 ・システムクロックは周波数可変 RC 発振 で 4MHz 設定 ・1/1 分周時	2.5~3.6		2.1	6.6	
	IDDOP (6)		・FmCF=0Hz (発振停止) ・FmX'tal=32.768kHz 水晶発振時 ・システムクロックは 32.768kHz 側 ・内蔵 RC 発振は停止 ・周波数可変 RC 発振は停止 ・1/2 分周時	2.5~3.6		19.3	73	μA

# LC87F7NP6A

項目	記号	適用端子 ・備考	条件	規格				
				V <sub>DD</sub> [V]	min	typ	max	unit
HALT モード 消費電流  (注 7-1)	IDDHALT (1)	V <sub>DD1</sub> =V <sub>DD2</sub> =V <sub>DD3</sub>	HALT モード ・FmCF=18MHz セラミック発振時 ・FmX'tal=32.768kHz 水晶発振時 ・システムクロックは 12MHz 側 ・内蔵 RC 発振は停止 ・周波数可変 RC 発振は停止 ・1/1 分周時	2.7~3.6		2.7	6.8	mA
	IDDHALT (2)		HALT モード ・FmCF=8MHz セラミック発振時 ・FmX'tal=32.768kHz 水晶発振時 ・システムクロックは 12MHz 側 ・内蔵 RC 発振は停止 ・周波数可変 RC 発振は停止 ・1/1 分周時	2.5~3.6		1.4	3.1	
	IDDHALT (3)		HALT モード ・FmCF=0Hz (発振停止) ・FmX'tal=32.768kHz 水晶発振時 ・システムクロックは内蔵 RC 発振 ・周波数可変 RC 発振は停止 ・1/2 分周時	2.5~3.6		0.2	0.75	
	IDDHALT (4)		HALT モード ・FmCF=0Hz (発振停止) ・FmX'tal=32.768kHz 水晶発振時 ・内蔵 RC 発振は停止 ・システムクロックは周波数可変 RC 発振 で 10MHz 設定 ・1/1 分周時	2.5~3.6		1.6	4.6	
	IDDHALT (5)		HALT モード ・FmCF=0Hz (発振停止) ・FmX'tal=32.768kHz 水晶発振時 ・内蔵 RC 発振は停止 ・システムクロックは周波数可変 RC 発振 で 4MHz 設定 ・1/1 分周時	2.5~3.6		0.7	1.75	
	IDDHALT (6)		HALT モード ・FmCF=0Hz (発振停止) ・FmX'tal=32.768kHz 水晶発振時 ・システムクロックは 32.768kHz 側 ・内蔵 RC 発振は停止 ・周波数可変 RC 発振は停止 ・1/2 分周時	2.5~3.6		12.4	54.9	μA
HOLD モード 消費電流	IDDHOLD (1)	V <sub>DD1</sub>	HOLD モード ・CF1=VDD または オープン (外部クロック時)	2.5~3.6		0.08	18.4	
時計 HOLD モード 消費電流	IDDHOLD (2)	V <sub>DD1</sub>	時計 HOLD モード ・CF1=VDD または オープン (外部クロック時) ・FmX'tal=32.768kHz 水晶発振時	2.5~3.6		10.14	34.4	

(注 7-1) 消費電流は出力 Tr. および内蔵プルアップ抵抗に流れる電流を含まない。

# LC87F7NP6A

## 8. F-ROM 書き込み特性 / $T_a=+10\sim+55^\circ\text{C}$ , $V_{SS1}=V_{SS2}=V_{SS3}=0\text{V}$


項目	記号	適用端子 ・備考	条件	規格				
				$V_{DD}[\text{V}]$	min	typ	max	unit
オンボード 書き込み電流	IDDFW (1)	$V_{DD1}$	・マイコン部の消費電流を除く	3.0~3.6		7	11	mA
書き込み時間	tFW (1)		・2K バイト消去動作	3.0~3.6		12	15	ms
	tFW (2)		・2K バイト書き込み動作	3.0~3.6		35	45	$\mu\text{s}$

## 9. UART (全二重) 動作条件 / $T_a=-40\sim+85^\circ\text{C}$ , $V_{SS1}=V_{SS2}=V_{SS3}=0\text{V}$


項目	記号	適用端子 ・備考	条件	規格				
				$V_{DD}[\text{V}]$	min	typ	max	unit
転送レート	UBR	UTX (P32), URX (P33)		2.5~3.6	16/3		8192/3	tCYC

- ・データ長 : 7/8/9 ビット (LSB FIRST)
- ・ストップビット長 : 1 ビット (連続送信時は 2 ビット)
- ・パリティビット : なし

※8 ビットデータ送信モードの例 (送信データ=55H)



※8 ビットデータ受信モードの例 (受信データ=55H)



# LC87F7NP6A

## メイン・システム・クロック発振回路特性例

メイン・システム・クロック発振回路特性例は、弊社指定の発振特性評価用基板を用いて、発振子メーカーによって安定に発振することを確認した回路定数と、この回路定数を外付けしたときの特性例である。

表 1 セラミック発振子を使用したメイン・システム・クロック発振回路特性例

公称周波数	メーカー名	発振子名	回路定数				動作電圧範囲 [V]	発振安定時間		備考
			C1 [pF]	C2 [pF]	Rf1 [Ω]	Rd1 [Ω]		typ [ms]	max [ms]	
18MHz	村田製作所	CSTCE18MOV51-R0	(5)	(5)	OPEN	150	2.7~3.6	0.05	0.15	( )内は発振子に内蔵されている容量
		CSTLS18MOX51-B0	(5)	(5)	OPEN	0	2.7~3.6	0.11	0.33	( )内は発振子に内蔵されている容量
10MHz	村田製作所	CSTCE10M00G52-R0	(10)	(10)	OPEN	680	2.5~3.6	0.05	0.15	( )内は発振子に内蔵されている容量
		CSTLS10M00G53-B0	(15)	(15)	OPEN	1.5K	2.5~3.6	0.05	0.15	( )内は発振子に内蔵されている容量
8MHz	村田製作所	CSTCE8M00G52-R0	(10)	(10)	OPEN	680	2.5~3.6	0.05	0.15	( )内は発振子に内蔵されている容量
		CSTLS8M00G53-B0	(15)	(15)	OPEN	1.5K	2.5~3.6	0.05	0.15	( )内は発振子に内蔵されている容量

発振安定時間は、 $V_{DD}$  が動作電圧下限を上回ってから、発振が安定するまでに必要な時間である。(図 4 参照)

## サブ・システム・クロック発振回路特性例

サブ・システム・クロック発振回路特性例は、弊社指定の発振特性評価用基板を用いて、発振子メーカーによって安定に発振することを確認した回路定数と、この回路定数を外付けしたときの特性例である。

表 2 水晶発振子を使用したサブ・システム・クロック発振回路特性例

公称周波数	メーカー名	発振子名	回路定数				動作電圧範囲 [V]	発振安定時間		備考
			C3 [pF]	C4 [pF]	Rf2 [Ω]	Rd2 [Ω]		typ [s]	max [s]	
32.768kHz	EPSON TPYOCOM	MC-306	9	9	OPEN	330K	2.5~3.6	1.0	3.0	適用 CL 値 7.0pF

発振安定時間は、サブクロック発振回路を開始させる命令を実行後、発振が安定するまでに必要な時間と、HOLDモードを解除後、発振が安定するまでに必要な時間である。(図 4 参照)

(注意) 回路パターンの影響を受けるので、発振に関わる部品はできるだけパターン長を伸ばさないように近くに配置すること。




図 1 CF 発振回路




図 2 XT 発振回路




図 3 AC タイミング測定点






図 4 発振安定時間

HOLD 解除信号と発振安定時間




図5 リセット回路




図6 シリアル入出力波形





図7 パルス入力タイミング波形



## ORDERING INFORMATION

Device	Package	Shipping (Qty / Packing)
LC87F7NP6AUEJ-2H	QIP100E(14X20) (Pb-Free / Halogen Free)	50 / Tray Foam
LC87F7NP6AVUEJ-2H	QIP100E(14X20) (Pb-Free / Halogen Free)	50 / Tray Foam

ON Semiconductor and the ON logo are registered trademarks of Semiconductor Components Industries, LLC (SCILLC) or its subsidiaries in the United States and/or other countries. SCILLC owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of SCILLC's product/patent coverage may be accessed at [www.onsemi.com/site/pdf/Patent-Marking.pdf](http://www.onsemi.com/site/pdf/Patent-Marking.pdf). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. "Typical" parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.

(参考訳)

ON Semiconductor及びONのロゴは、Semiconductor Components Industries, LLC (SCILLC) 若しくはその子会社の米国及び/または他の国における登録商標です。SCILLCは特許、商標、著作権、トレードシークレット(営業秘密)と他の知的所有権に対する権利を保有します。SCILLCの製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。[www.onsemi.com/site/pdf/Patent-Marking.pdf](http://www.onsemi.com/site/pdf/Patent-Marking.pdf)。SCILLCは通告なしで、本書記載の製品の変更を行うことがあります。SCILLCは、いかなる特定の目的での製品の適合性について保証しておらず、また、お客様の製品において回路の応用や使用から生じた責任、特に、直接的、間接的、偶発的な損害に対して、いかなる責任も負うことはできません。SCILLCデータシートや仕様書に示される可能性のある「標準的」パラメータは、アプリケーションによっては異なることもあり、実際の性能も時間の経過により変化する可能性があります。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアプリケーションに応じて、お客様の専門技術者において十分検証されるようお願い致します。SCILLCは、その特許権やその他の権利の下、いかなるライセンスも許諾しません。SCILLC製品は、人体への外科的移植を目的とするシステムへの使用、生命維持を目的としたアプリケーション、また、SCILLC製品の不具合による死傷等の事故が起こり得るようなアプリケーションなどへの使用を意図した設計はされておらず、また、これらを使用対象としておりません。お客様が、このような意図されたものではない、許可されていないアプリケーション用にSCILLC製品を購入または使用した場合、たとえ、SCILLCがその部品の設計または製造に関して過失があったと主張されたとしても、そのような意図せぬ使用、また未許可の使用に関連した死傷等から、直接、又は間接的に生じるすべてのクレーム、費用、損害、経費、および弁護士料などを、お客様の責任において補償をお願いいたします。また、SCILLCとその役員、従業員、子会社、関連会社、代理店に対して、いかなる損害も与えないものとします。

SCILLCは雇用機会均等/差別撤廃雇用主です。この資料は適用されるあらゆる著作権法の対象となっており、いかなる方法によっても再販することはできません。